Вариес — Автор (original) (raw)
Вариес
Запоминающее устройство с коррекцией ошибок
Номер патента: 1392595
Опубликовано: 30.04.1988
Авторы: Вариес, Култыгин
МПК: G11C 29/00
Метки: запоминающее, коррекцией, ошибок
...слово подаются на входы блока 4 контроля и коррекции ошибок, где производится выявление и коррекция ошибок в Ь+1)-разрядном информационном слове. Скорректированное Х-разрядное информационное слово с выхода блока 4 контроля и коррекции ошибок подается на выход устрой" ства и на вход блока 5. Контрольные байтные разряды получают путем сум" мирования по модулю два сигнала байта, Контрольные байтные разряды подаются на выход устройства с выхода блока 5.В предлагаемом устройстве корректирующие коды исправляют одиночные ошибки и обнаруживают двойные ошибки, но не выявляют полного пропадания слова на выходах блоков 2 и 3, 11 ри этом на выходах устройства формируется нулевое слово с правильными контрольными разрядами. Контрольные байтные разряды...
Запоминающее устройство с идентификацией ошибок
Номер патента: 1312647
Опубликовано: 23.05.1987
Авторы: Вариес, Култыгин
МПК: G11C 29/00
Метки: запоминающее, идентификацией, ошибок
...входы.Блок 9 анализа синдромов, в отличие от известного устройства, выполнен в виде двух блоков постоянных накопителей: адресные входы одного из них соединены с выходами другого, адресные входы котороп соединены с выходами второго 7 формирователя синдрома, управляющие входы обоих БПП шдключены к шинам разрешающих потенциалов (не показаны), а их выходы являются выходаи блока 9.В режимах записи, хранения и считывания как информационные, так и контрольные разряды устройства могут быть искажены. Это эквивалентно црибавлению к ним по модулю два помех,"соответственноИе, и е. Если в накопитель 1 записывались сигналы Х и ХОМ, то при считывании на 15 20 25 30 35 40 45 50 выходах накопителя получим соответственно сигналы Хое и ХоМ Эе,. Эти сигналы...
Устройство для контроля оперативной памяти
Номер патента: 1295455
Опубликовано: 07.03.1987
Авторы: Вариес, Култыгин
МПК: G11C 29/00
Метки: оперативной, памяти
...блоке 8 управления, четвертый выход дешифратора двухразрядного счетчика блока 9 дешифраторов, элементы И 37, ИЛИ 35, триггер 34 в формирователе 6 числовых сигналов) причем изменение состояний перечисленных элементов происходит по заднему Фронту ВИ 1. Таким образом происходит переход к второму этапу проверки КУ, который определяется наличием разрешающего сигнала на втором выходе дешифратора цвухразрядного счетчика блока 9 дешифраторов. Блок 8 управления формирует реяим записи, а также управляющие импульсы в счетчики строк и столбцов,В течение всего второго этапа счетчик выбора микросхем остается в нулевом состоянии. С выхода формирователя 6 числовых сигналов подается единичный сигнал на третий выход устройства, При записи единичной...
Устройство для регенерации информации в динамической памяти
Номер патента: 1193729
Опубликовано: 23.11.1985
Авторы: Вариес, Култыгин
МПК: G11C 21/00
Метки: динамической, информации, памяти, регенерации
...входа коммутатора 10, а в блоке 7 - на вторые входы элементов И 26, 29 и 35. При этом через коммутатор 2 на информационные входы регистра 1 поступают сигналы с выхода счетчика 3, на информационные входы регистров 5 и 8 поступает нулевая информация, так как на одиннадцатом и двенадцатом входах устройства нулевая информация.По ВИ 2 в блоке 7 формируется управляющий сигнал записи в регистры 1, 5 и 8 (цепь - элементы И 26, ИЛИ 18, третий выход блока 7), при этом в регистр 1 записывается информация, соответствующая состоянию счетчика 3 (т,е. номер строки, по которой должна производиться регенерация), а в регистры 5, 8 - нулеваяства по первому варианту - очередной (штатная регенерация)информации - представлена на фиг. 3, В этом...
Устройство для контроля накопителей
Номер патента: 1048521
Опубликовано: 15.10.1983
Авторы: Вариес, Култыгин
МПК: G11C 29/00
Метки: накопителей
...элемента И и пятому входу блока управления, шестой вход которого соединен с выходом третьего элемента И, третий входкоторого и третий вход шестого50 элемента И подключены к четвертому выходу блока управления, третий вход четвертого элемента И соединен с выходом блока сравнения адресов.На фиг, 1 представлена функцио нальная схема предложенного устройства; на фиг. 2 и 3 - соответствен- но функциональные схемы блока управ" ления и формирователя числовых сигналов.Устройство (фиг. 1) содержит формирователь 1 адресных сигналов, блок 2 сравнения адресов, блок 3 местного управления, предназначенный для пуска и останова работы 65 Устройства, датчик 4 начального адреса, датчик 5 конечного адреса,формирователь 6 числовых сигналов,блок 7...
Устройство для контроля блоков коррекции ошибок в памяти
Номер патента: 1029230
Опубликовано: 15.07.1983
Авторы: Вариес, Култыгин
МПК: G11C 29/00
Метки: блоков, коррекции, ошибок, памяти
.... Информационные сигналы поступают также на входы второго шифратора 4 шифратора считывания) аналогичного первому. Шифратор 4 формирует те .же контрольные разряды, что и шифратор 3. Выходные сигналы обоих шифраторов сравниваются друг с другом схемой сравнения 5. Сигнал на ее выходе 12 указывает на правильную работу обоих шифраторов (при наличии сравнения) или на неисправность одного иэ них при несравнении).В режиме считывания на первый вход 10 устройства поступают информационные, а на второй вход 13 контрольные разряды, считанные из накопителя.Блок управления 1 разрешает прохождение информационных сигналов через коммутатор 2 на входы первого шифратора 3, одновременно те же сигналы поступают на вход ана.логичного второго шифратора 4,...
Запоминающее устройство с контролем цепей коррекции ошибок
Номер патента: 982099
Опубликовано: 15.12.1982
Авторы: Вариес, Култыгин
МПК: G11C 29/00
Метки: запоминающее, контролем, коррекции, ошибок, цепей
...соответственнона регистр 1 и регистр 2, Информационные сигналы с регистра 1 поступают на вход . шифратора 5. При отсутствии ошибок в считанной инфор-мации и правильной работе шифратора5 контрольные сигналы, сформированные шифратором 5, полностью совпадают с сигналами, хранимыми в регистре 2, Соответственно на выходах схефо мы 6 сравнения все сигналы должныбыть равны нулю, и при правильнойработе схемы 6 сравнения и дешифра"тора 9 на третьем выходе последнегодолжен быть сигнал единицы (выбран Я нулевой выход дешифратора 9), Еслиже при считывании произошла ошиб-ка, то на выходах схемы б сравнениясигналы отличны от нуля, т,е. Форми982099 бв четвертой графе - смысловоезначение соответствующих сочетанийзначений сигналов в первых трех гра-...
Устройство для контроля оперативной памяти
Номер патента: 980166
Опубликовано: 07.12.1982
Авторы: Вариес, Култыгин
МПК: G11C 29/00
Метки: оперативной, памяти
.... счетчика 9 подсчитывают заполнение 2 разрядов счетчика 9. Триггер 10 сигналом с инверсного выхода блокирует Формирование счетной "единицы". в счетчик строк Формирователя 1, а сигналом с прямого выхода разрешает Формирование счетной "единицы" (по ВИ 1) в счетчик столбцов формирова" теля 1. Контролируемый адрес сохраняется в Формирователе 1 в течениевремени между сигналами ВИЗ и ВИ 1,а обращение к накопителю осуществляется между сигналами ВИ 1 и ВИЗ, что5исключает обращение к контролируемой ячейке памяти. При полном переборе адресов столбцов ячеек памятипроисходит заполнение Г разрядовсчетчика 9, что приводит к формированию сигнала на втором выходе де 10 шифратора 11, действие которого описано выше. В период...
Устройство для контроля блоков коррекции ошибок в памяти
Номер патента: 951407
Опубликовано: 15.08.1982
Авторы: Вариес, Култыгин
МПК: G11C 29/00
Метки: блоков, коррекции, ошибок, памяти
...второй вход третьей схемысравнения подключен к выходу второй схемы сравнения, первый и второйвход которой подключены соответственно к выходу первого шифратора ико второму выходу дешифратораСхема устройства представленана чертеже.Устройство содержит информационный регистр 1 и регистр контрольныхразрядов 2, коммутатор 3, шифраторы11 и 5 схемы сравнения 6, 7 и 8,дешифратор 9, блок управления 10и накопитель 11.Уст рой ст во работа ет следующим образом,В режиме записи блок управления10 разрешает прохождение церез коммутатор 3 на входы шифратора чинформационных сигналов, хранимых в информационном регистре ), одновременно эти информационные сигналы подаются на входы накопителя 11(на выход устройства). Шифратор формирует контрольные...
Запоминающее устройство с исправлением ошибок
Номер патента: 928421
Опубликовано: 15.05.1982
Авторы: Вариес, Власова, Култыгин
МПК: G11C 29/00
Метки: запоминающее, исправлением, ошибок
...также сигнал контроля числа на нечетность.Синдром и код номера дефектного зало. минающего элемента из накопителя 3 поступает в блок 5,Блок 5 вырабатывает сигналы управления в случаях: появления синдрома, не равного "0"; появления кода номера дефектного запоминающего элемента, не равного "О"; появления синдрома, не равного коду номера дефектного запоминающего элемента. Блок 5 производит также суммирование по модулю два синдрома и коды номера дефектногозапоминающего элемента, считанного из накошпеля 3.92842 О 2 О 25 зо 35 40 45 50 55 Управляющие сигналы с блока 5 одновре-менно с сигналом контроля числа на нечетность с блока 4 контроля поступают в дешифратор 7,Код номера дефектного запоминающегоэлемента иэ накопителя 3 и сумма по модулю...
Устройство для контроля памяти
Номер патента: 926724
Опубликовано: 07.05.1982
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
Метки: памяти
...что "нуль" запийсывается по адресам с номерами 1+ (п 1-1)2(п 1=1,2 2/2), по остальным номерам записываются "единицы". Обнаружениенеисправности выходных цепей дешифратора3 происходит аналогично обнаружению неисправности входных цепей. Это относится ко всемвыходам, кроме последнего, так как при просчете счетчика 12 в йрямом направлении последний выход дешифратора 3 не проверяется.50 Поэтому после окончания прямого просчетаблок 1 управления вырабатывает сигнал ре.верса, устанавливающий триггер 13 в состояние "единицы" (это третья особенность работы устройства в режиме проверки выходных 55 адресных цепей), Сигнал с триггера 13 пере.водит счетчик 12 в режим реверса, и начинает.ся обратный просчет адресов, Так как приэтом последний выход...
Запоминающее устройство с контролем
Номер патента: 868844
Опубликовано: 30.09.1981
Авторы: Булгаков, Вариес, Власова, Култыгин
МПК: G11C 29/00
Метки: запоминающее, контролем
...запоминающих элементов, возникших в процессе эксплуатации. Адреса дефектных запоминающихэлементов заранее известны,По этим адресам в первом дополнительном накопителе 3 хранятся номерадефектных запоминающих элементов. дефекты запоминающих элементов, которые допускаются в основном накопителе 2,могут быть двух типов: выход запоминающего эйемента постоянен и равен 1 и выход запоминающего элементапостоянен и равен О, Типы дефектов запоминающих элементов заранее известны и хранятся в одноразрядном второмдополнительном накопителе 7. Первый 3и второй 7 дополнительные накопителимогут быть выполнены в виде одногоблока постоянной памяти и не содержатдефектных элементов.Запоминающее устройство работаетследующим образом., Адресный блок 1 формирует...
Устройство для контроля памяти
Номер патента: 769642
Опубликовано: 07.10.1980
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
Метки: памяти
...чисел 7, а на второй входсигналы с формирователя б. Результат сравнения поступает со схемысравнения чисел 7 на второй управляющий вход элемента И 13, по первомууправляющему входу которого поступает разрешение на контроль первого40 цикла, формируемое блоком управления 8, При наличии ошибки при считывании нулей по адресам накопителяэлемент И 13 формирует сигнал, поступающий на вход. элемента ИЛИ 14,45выходной сигнал которого, поступаяна вход блока пуска-останова 3, прерывает работу устройства,Если ошибки в считанной информации не было в первом цикле работыустройства, то начинается второй50 цикл работй устройства, называемыйдолблением.При этом блок управления 8 подготавливает формирователь1 к реверсу и одновременно запускает...
Устройство для контроля памяти
Номер патента: 744737
Опубликовано: 30.06.1980
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
Метки: памяти
...1 записив регистр б контрольных разрядов и осуществление останова блоком 1 цепей коррекции.ф В проверочном режиме при наличии в.блоке 8 управления информации об ошибках в рабочем режиме осуществляется локализация неиСправности накопителя 7. Приэтом определяется местоположение ошибки:либо ошибка в накопйтеле 7, либо в цепикоррекции, с точностью до неисправного бло.ка цепи коррекции и номера разряда, в котором произошла ошибка.В проверочном режиме блок 8 управления формирует сигналы, запрещающие обра 2 е щение к .накопителю 7, разрешает работугенератора 9 кодов ошибки и одновременнооткрывает регистр 6 контрольных разрядовдля записи туда информации с шифратора 1 записи. Код ошибки с генератора 9кодов ошибки подается на входы дешифратора 4 и...
Устройство для контроля памяти
Номер патента: 743039
Опубликовано: 25.06.1980
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
Метки: памяти
...10. Первый вход триггера 10 соединен с пятым выходом блока 1 и одним из входов счетчика 7, другие вход и выход счетчика 7 подключены соответственно к выходу блока 6 сравне ния и входам элемента 8 И, выход которого подключен ко второму входу триггера 10.Устройство работает в двух режимах проверки адресного тракта(проверка входных цепей, проверка выходных цепей адресного тракта). В обоих режимах выявляются неисправности, приводящие к постоянному выбору или ньвыбору адресного тракта по какому-либо входу (выходу).Рассмотрим работу устройства при проверке входных ,цепей адресного тракта.При пуске устройства происходит автоматическая установка в "ноль регистров 2,5 и 1 1 и счетчика 7 (на чертеже соответствующие цепи установки условно не...
Запоминающее устройство с исправлением ошибок
Номер патента: 686085
Опубликовано: 15.09.1979
Авторы: Вариес, Власова, Гласко, Култыгин
МПК: G11C 29/00
Метки: запоминающее, исправлением, ошибок
...5.в неисправном разряде. ЗОПосле коррекции информации в регистречисла с первого выхода блока контроля4 на управляющий вход регистра числа 5поступает сигнал, разрешающий выдачу .скорректированного числа,Предлагаемое запоминающее ус гройс т 55во с исправлением ошибок,. вызванных, дефектами накопителя, выгодно отличаемся от проглотила тем, что имеет эначительно более простую структуру, так как неимеет резерва запоминающих элементовдля замены дефектных запоминающих элементов, а также за счет того, что схемыкоррекции организованы не поразрядно, адля всего полноразрядного блока немци.45Оно имеет значительно меньшую глубинусхем коррекции, что повышает быстродействие устройства. 686085 Запоминающее устройство с исправлением ошибок, содержащее...
Запоминающее устройство с автономным контролем
Номер патента: 684620
Опубликовано: 05.09.1979
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
Метки: автономным, запоминающее, контролем
...управляющего сигнала записи кода ошибки в блок 6по соответствующему адресу.Во втором режиме (режиме контроля блокапамяти 3) осуществляется фиксация адресовсбоев и ошибок, обнаруженных в рабочем ре.жиме, При этом блок управленияформируетсигнал запрета по четвертому входу блока 8,сигнал разрешения по управляющему входублока 9, осуществляет пуск счетчика 3 и форми.рование управляющего сигнала считывания, поступающего в блок 6. При пуске счетчика 3обеспечивается перебор всех адресов блока 6,3 10 13 Н 2 э Зф Зэ 4 Е И эФ И При этом считанный па соответствующему ад.ресу код ошибки поступает на входы блокаиндикации 5 и элемента ИЛИ 10, При ненулевом коде ошибки элемент ИЛИ 10 вырабаты.вает разрешение по первому входу блока 9, свыхода...
Устройство для контроля блоков памяти
Номер патента: 656109
Опубликовано: 05.04.1979
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
...памяти 7, логический элемент И 8, две группы элементов И 9 и 10 соответственно, элементы ИЛИ 11,Один из входов блока 4 соединен с первым выходом блока 1. Выходы элементов ИЛИ 11 подключены к адресным входам блока 7, входы элементов И первой группы 9 соединены с выходами блока сравнения 2 и блока 4 и вторым выходом блока 1, Входы элементов И второй групйы 10 подключены к выходу блока 4 и третьему выходу блока 1, Выходы элементов И 9 и 10 соединены со входами элеМентов ИЛИ 11. Один из выходов блока 6 подключен к управляюще 5 10 15 20 25 30 му входу блока 7, другой выход - к входу блока 1 и входам блока 4.Принцип работы устройства заключается в следующем.Перед началом контроля и комплектования проверяемых блоков памяти предварительно...
Устройство для контроля блоков памяти
Номер патента: 570110
Опубликовано: 25.08.1977
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
...5 н 8, Блок сравнения 1 при рервомпересчете адресов формирует на числовыхшинах записи импульсы числа, соответствуюнше записи "1" и О" по каждому адресу 10проверяемого блока памяти, При э.ом с блока регистввции 3 по управляемому входупервого и второго блоков, памяти 5 и ь,формируется сигнал, приводящий к считыванию информации иэ второго блока памя бти 6 и записи в первый блок памяти 5 сигнала, поступающего с выхода блока сравнения 1, В случае отсутствия ошибки в проверяемом блоке памяти по какому-либо адресу на выходе блока сравнения будет сигнал 0Оф и в первый блок памяти 5 записываетлО, а прн возникновении ошибки пс этомуадресу соответственно записывается ф 1,Сигнал с блока сравнения 1 поступаетнв блок анализа 2, который...
Устройство для контроля блоков памяти
Номер патента: 504250
Опубликовано: 25.02.1976
Авторы: Вариес, Гласко, Култыгин
МПК: G11C 29/00
...перебор всех адресов проверяемого одноразрядного блока памяти 3,Блок чравления 1 при первом пересчете адресов формирует на числовых шинах 20записи импульсы числа, соответствующиезаписи 1 и "О" по каждому адресу, ана управляющих шинах записи и считываниясоответствуюшие импульсы записи и считывания, С выхода проверяемого однорвзрядного блока памяти 3 сигнал поступаетна первый вход блока сравнения 2, второйвход которого соединен с числовой шинойзаписи.В случае возникновения ошибки в про- З 0веряемом одноразрядном блоке памяти 3сигнал блока сравнения 2 поступает наблок анализа 5, а также на управляющийвход первого блока памяти 7. Блок анализа 5 вырабатывает сигнал, возбуждающий Мблок регистрации 6, если число...