OpenRISC (original) (raw)

About DBpedia

OpenRISC és un disseny de CPU RISC d'especificació , realitzat per OpenCores i publicat sota la llicència LGPL. El disseny estè implementat amb el llenguatge de descripció de hardware (HDL) verilog, ha estat fabricat exitosament tant com circuit integrat ASIC com implementat mitjançant entorns FPGA. La ha estat portada a OpenRISC per permetre el desenvolupament en diferents llenguatges. Linux i uClinux han estat també portats a aquest processador.

thumbnail

Property Value
dbo:abstract OpenRISC és un disseny de CPU RISC d'especificació , realitzat per OpenCores i publicat sota la llicència LGPL. El disseny estè implementat amb el llenguatge de descripció de hardware (HDL) verilog, ha estat fabricat exitosament tant com circuit integrat ASIC com implementat mitjançant entorns FPGA. La ha estat portada a OpenRISC per permetre el desenvolupament en diferents llenguatges. Linux i uClinux han estat també portats a aquest processador. (ca) OpenRISC es un diseño de CPU RISC de especificación libre, realizado por OpenCores y publicado bajo la licencia LGPL. El diseño está implementado en el lenguaje de descripción de hardware verilog y ha sido fabricado exitosamente tanto como circuito integrado ASIC como implementado mediante entornos FPGA. La GNU toolchain ha sido portada a OpenRISC para permitir el desarrollo en distintos lenguajes. Linux y μCLinux han sido también portados a este procesador. (es) OpenRISC ist ein Projekt der -Entwickler-Community. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren RISC-CPU als Open Hardware. Die bisher einzige fertiggestellte Architektur ist die OpenRISC-1000-Familie (kurz OR1k), die als 32- und 64-Bit-Version verfügbar ist.Das Design des OpenRISC 1200 (kurz OR1200) war das erste, das in der Hardwarebeschreibungssprache Verilog unter der GNU Lesser General Public License (GNU LGPL) veröffentlicht wurde. Die Firmware und der Microcode zum Prozessor wurden unter der GNU General Public License (GNU GPL) bereitgestellt. Basierend auf dem OpenRISC 1200 wurde eine System-on-a-Chip-Variante mit der Bezeichnung ORPSoC (= OpenRISC Reference Platform System-on-Chip) entwickelt. Auf beiden Varianten wurde der Betrieb eines Linux-Systems erfolgreich getestet. Dazu wurden die Prozessoren in einem FPGA implementiert. (de) OpenRISC is a project to develop a series of open-source hardware based central processing units (CPUs) on established reduced instruction set computer (RISC) principles. It includes an instruction set architecture (ISA) using an open-source license. It is the original flagship project of the OpenCores community. The first (and as of 2019 only) architectural description is for the OpenRISC 1000 ("OR1k"), describing a family of 32-bit and 64-bit processors with optional floating-point arithmetic and vector processing support.The OpenRISC 1200 implementation of this specification was designed by Damjan Lampret in 2000, written in the Verilog hardware description language (HDL).The later mor1kx implementation, which has some advantages compared to the OR 1200, was designed by Julius Baxter and is also written in Verilog.Additionally software simulators exist, which implement the OR1k specification. The hardware design was released under the GNU Lesser General Public License (LGPL), while the models and firmware were released under the GNU General Public License (GPL). A reference system on a chip (SoC) implementation based on the OpenRISC 1200 was developed, named the OpenRISC Reference Platform System-on-Chip (ORPSoC). Several groups have demonstrated ORPSoC and other OR1200 based designs running on field-programmable gate arrays (FPGAs), and there have been several commercial derivatives produced. Later SoC designs, also based on an OpenRisc 1000 CPU implementation, are minSoC, OpTiMSoC and MiSoC. (en) OpenRISC est le projet phare originel de la communauté (en). Il a pour but de développer une série d'architectures CPU RISC open source à usage général. La première (et jusqu'à maintenant l'unique) description d'architecture publiée est celle de l'OpenRISC 1000, décrivant une famille de processeurs 32 et 64 bits avec en option le support de la virgule flottante et des vecteurs. Une équipe d'OpenCores en a fourni la première implémentation, l' (en), écrite en langage de description de matériel Verilog. Le design hardware a été publié sous la Licence publique générale limitée GNU, alors que les modèles et le firmware a été publié sous Licence publique générale GNU. Une implémentation de référence sur SoC, basée sur l'OpenRISC 1200 a été développée, connue sous le nom de ORPSoC (the OpenRISC Reference Platform System-on-Chip). Un certain nombre de groupes a réussi à faire une démonstration de l'ORPSoC et d'autres conceptions basées sur le OR1200 sur FPGA. (fr) OpenRISCはOpenCoresコミュニティの元々の旗艦プロジェクトである。このプロジェクトの目的は、一連の汎用のオープンソースのRISC CPUアーキテクチャを開発することである。最初で現在のところ唯一のアーキテクチャは、OpenRISC 1000である。これは、 32ビットと64ビットがあり、オプションとして浮動小数点演算とベクトル演算を持つファミリである。 OpenCoresのチームは最初の実装であるを提供している。これはVerilogハードウェア記述言語で書かれている。ハードウェアのデザインは、GNU Lesser General Public Licenseでリリースされたが、モデルとファームウェアはGNU General Public Licenseでリリースされた。リファレンスのSoCの実装はOpenRISC 1200ベースで開発され、ORPSoC (the OpenRISC Reference Platform System-on-Chip)として知られている。ORPSoCや他のOpenRISC 1200ベースのデザインのデモンストレーションをしたグループは、FPGA上で動かしていた。. (ja) OpenRISC è un progetto di hardware libero di un microprocessore RISC sviluppato da OpenCores e rilasciato sotto GNU Lesser General Public License. Il processore è descritto con il linguaggio Verilog ed è sintetizzabile su ASIC o su FPGA. Il è stato portato sull'ambiente OpenRISC e gli ambienti di sviluppo di molti linguaggi sono stati resi disponibile per la piattaforma. I sistemi operativi Linux e μClinux sono disponibili per il processore. (it) OpenRISC — открытый микропроцессор архитектуры RISC с открытым исходным кодом на языке описания аппаратного обеспечения Verilog. Проект создан сообществом OpenCores и распространяется по лицензии GNU LGPL. OpenRISC воплощён аппаратно и успешно производится в виде интегральных микросхем и ПЛИС. Единственная версия архитектуры, OpenRISC 1000 (or1k), описывает семейство 32- и 64-битных процессоров с опциональными расширениями: поддержкой вычислений над числами с плавающей запятой и поддержкой векторных операций. Команда разработчиков OpenCores опубликовало первую реализацию, , написанную на языке Verilog. Аппаратная часть проекта имеет лицензию LGPL, модели и прошивки - GPL. Реализация системы-на-кристалле с OpenRISC 1200 называется ORPSoC (OpenRISC Reference Platform System-on-Chip). Работоспособность ORPSoC и других вариантов OR1200 была продемонстрирована на FPGA. На OpenRISC портирован набор инструментов для разработки GNU toolchain, поддерживающий несколько языков программирования, также Linux и μClinux. OpenRISC поддерживается ядром linux начиная с версии 3.1. (ru)
dbo:thumbnail wiki-commons:Special:FilePath/OpenRISC_prototyped_o..._board._Running_uClinux.jpg?width=300
dbo:wikiPageExternalLink http://www.imperas.com/ http://www.beyondsemi.com/ https://openrisc.io/community https://www.flextronics.com/ https://web.archive.org/web/20070717073636/http:/www.dynalith.com/ https://web.archive.org/web/20120513023117/http:/www.rte.se/blog/blogg-modesty-corex/openrisc-1200-soft-processor http://jolt.law.harvard.edu/articles/pdf/v25/25HarvJLTech131.pdf http://www.jennic.com/ https://openrisc.io/ http://www.eetimes.com/story/OEG20000228S0007
dbo:wikiPageID 411760 (xsd:integer)
dbo:wikiPageLength 16226 (xsd:nonNegativeInteger)
dbo:wikiPageRevisionID 1115290881 (xsd:integer)
dbo:wikiPageWikiLink dbr:Cadence_Design_Systems dbr:64-bit dbr:QEMU dbr:OpenRISC_1200 dbr:OpenSPARC dbr:Application-specific_integrated_circuit dbr:Verilog dbr:Instruction_set_simulator dbr:SIMD dbr:Endianness dbr:FreeRTOS dbr:Free_and_Open_Source_Silicon_Foundation dbr:GNU_Compiler_Collection dbr:GNU_General_Public_License dbr:GNU_Lesser_General_Public_License dbr:Glibc dbr:Musl dbr:NASA dbr:Crowdfunding dbr:SystemC dbr:Linux dbr:Linux_kernel dbr:MIPS_architecture dbr:C++ dbr:C_(programming_language) dbr:UClibc dbr:Wayland_(display_server_protocol) dbr:GNU_toolchain dbr:32-bit dbr:Accellera dbr:Amber_(processor_core) dbr:ECos dbr:EE_Times dbc:Open_microprocessors dbr:FPGA_prototyping dbr:Floating-point_arithmetic dbr:Central_processing_unit dbr:Flextronics dbr:Multi-core_processor dbr:Open-source_hardware dbr:Real-time_operating_system dbr:Register-transfer_level dbr:Hardware_description_language dbr:JavaScript dbr:TechEdSat dbr:Vector_processor dbc:Embedded_microprocessors dbr:LEON dbr:LLVM dbr:LatticeMico32 dbr:Digital_signal_processing dbr:Field-programmable_gate_array dbr:Instruction_set_architecture dbr:Integrated_development_environment dbr:Newlib dbr:NuttX dbr:OVPsim dbr:Open-source_license dbr:RISC-V dbr:RTEMS dbr:Reduced_instruction_set_computer dbr:X_Window_System dbr:System_on_a_chip dbr:Programming_language dbr:Technische_Universität_München dbr:OSHUG dbr:OpenCores dbr:Fabless_semiconductor_company dbr:Jennic_Limited dbr:File:OpenRISC_prototyped_on_Flextronics_FPGA_dev_board._Running_uClinux.jpg
dbp:bits 32 (xsd:integer)
dbp:design dbr:Reduced_instruction_set_computer
dbp:designer Originally Damjan Lampret, now the OpenRISC Community (en)
dbp:encoding Fixed (en)
dbp:endianness dbr:Endianness
dbp:extensions ORFPX32/64, ORVDX64 (en)
dbp:fpr Optional (en)
dbp:gpr 16 (xsd:integer)
dbp:name OpenRISC (en)
dbp:open Yes , hence royalty free (en)
dbp:pageSize 8 (xsd:integer)
dbp:version 1.300000 (xsd:double)
dbp:website https://openrisc.io/
dbp:wikiPageUsesTemplate dbt:GitHub dbt:As_of dbt:Citation_needed dbt:Official_website dbt:Portal dbt:Reflist dbt:Start_date_and_age dbt:Soft_microprocessors dbt:Infobox_CPU_architecture dbt:Programmable_logic dbt:RISC_architectures
dct:subject dbc:Open_microprocessors dbc:Embedded_microprocessors
gold:hypernym dbr:Project
rdf:type yago:WikicatMicroprocessors yago:WikicatOpenMicroprocessors yago:WikicatSoftMicroprocessors yago:Artifact100021939 yago:Chip103020034 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 dbo:Band yago:SemiconductorDevice104171831 yago:Whole100003553 yago:WikicatEmbeddedMicroprocessors
rdfs:comment OpenRISC és un disseny de CPU RISC d'especificació , realitzat per OpenCores i publicat sota la llicència LGPL. El disseny estè implementat amb el llenguatge de descripció de hardware (HDL) verilog, ha estat fabricat exitosament tant com circuit integrat ASIC com implementat mitjançant entorns FPGA. La ha estat portada a OpenRISC per permetre el desenvolupament en diferents llenguatges. Linux i uClinux han estat també portats a aquest processador. (ca) OpenRISC es un diseño de CPU RISC de especificación libre, realizado por OpenCores y publicado bajo la licencia LGPL. El diseño está implementado en el lenguaje de descripción de hardware verilog y ha sido fabricado exitosamente tanto como circuito integrado ASIC como implementado mediante entornos FPGA. La GNU toolchain ha sido portada a OpenRISC para permitir el desarrollo en distintos lenguajes. Linux y μCLinux han sido también portados a este procesador. (es) OpenRISCはOpenCoresコミュニティの元々の旗艦プロジェクトである。このプロジェクトの目的は、一連の汎用のオープンソースのRISC CPUアーキテクチャを開発することである。最初で現在のところ唯一のアーキテクチャは、OpenRISC 1000である。これは、 32ビットと64ビットがあり、オプションとして浮動小数点演算とベクトル演算を持つファミリである。 OpenCoresのチームは最初の実装であるを提供している。これはVerilogハードウェア記述言語で書かれている。ハードウェアのデザインは、GNU Lesser General Public Licenseでリリースされたが、モデルとファームウェアはGNU General Public Licenseでリリースされた。リファレンスのSoCの実装はOpenRISC 1200ベースで開発され、ORPSoC (the OpenRISC Reference Platform System-on-Chip)として知られている。ORPSoCや他のOpenRISC 1200ベースのデザインのデモンストレーションをしたグループは、FPGA上で動かしていた。. (ja) OpenRISC è un progetto di hardware libero di un microprocessore RISC sviluppato da OpenCores e rilasciato sotto GNU Lesser General Public License. Il processore è descritto con il linguaggio Verilog ed è sintetizzabile su ASIC o su FPGA. Il è stato portato sull'ambiente OpenRISC e gli ambienti di sviluppo di molti linguaggi sono stati resi disponibile per la piattaforma. I sistemi operativi Linux e μClinux sono disponibili per il processore. (it) OpenRISC ist ein Projekt der -Entwickler-Community. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren RISC-CPU als Open Hardware. Die bisher einzige fertiggestellte Architektur ist die OpenRISC-1000-Familie (kurz OR1k), die als 32- und 64-Bit-Version verfügbar ist.Das Design des OpenRISC 1200 (kurz OR1200) war das erste, das in der Hardwarebeschreibungssprache Verilog unter der GNU Lesser General Public License (GNU LGPL) veröffentlicht wurde. Die Firmware und der Microcode zum Prozessor wurden unter der GNU General Public License (GNU GPL) bereitgestellt. Basierend auf dem OpenRISC 1200 wurde eine System-on-a-Chip-Variante mit der Bezeichnung ORPSoC (= OpenRISC Reference Platform System-on-Chip) entwickelt. Auf beiden Varianten wurde der Betrieb eines Linux-Systems erfo (de) OpenRISC is a project to develop a series of open-source hardware based central processing units (CPUs) on established reduced instruction set computer (RISC) principles. It includes an instruction set architecture (ISA) using an open-source license. It is the original flagship project of the OpenCores community. The hardware design was released under the GNU Lesser General Public License (LGPL), while the models and firmware were released under the GNU General Public License (GPL). Later SoC designs, also based on an OpenRisc 1000 CPU implementation, are minSoC, OpTiMSoC and MiSoC. (en) OpenRISC est le projet phare originel de la communauté (en). Il a pour but de développer une série d'architectures CPU RISC open source à usage général. La première (et jusqu'à maintenant l'unique) description d'architecture publiée est celle de l'OpenRISC 1000, décrivant une famille de processeurs 32 et 64 bits avec en option le support de la virgule flottante et des vecteurs. (fr) OpenRISC — открытый микропроцессор архитектуры RISC с открытым исходным кодом на языке описания аппаратного обеспечения Verilog. Проект создан сообществом OpenCores и распространяется по лицензии GNU LGPL. OpenRISC воплощён аппаратно и успешно производится в виде интегральных микросхем и ПЛИС. Единственная версия архитектуры, OpenRISC 1000 (or1k), описывает семейство 32- и 64-битных процессоров с опциональными расширениями: поддержкой вычислений над числами с плавающей запятой и поддержкой векторных операций. OpenRISC поддерживается ядром linux начиная с версии 3.1. (ru)
rdfs:label OpenRISC (ca) OpenRISC (de) OpenRISC (es) OpenRISC (fr) OpenRISC (it) OpenRISC (ja) OpenRISC (en) OpenRISC (ru)
owl:sameAs freebase:OpenRISC yago-res:OpenRISC wikidata:OpenRISC dbpedia-ca:OpenRISC dbpedia-de:OpenRISC dbpedia-es:OpenRISC dbpedia-fi:OpenRISC dbpedia-fr:OpenRISC dbpedia-hu:OpenRISC dbpedia-it:OpenRISC dbpedia-ja:OpenRISC dbpedia-ru:OpenRISC dbpedia-sr:OpenRISC https://global.dbpedia.org/id/AUWw
prov:wasDerivedFrom wikipedia-en:OpenRISC?oldid=1115290881&ns=0
foaf:depiction wiki-commons:Special:FilePath/OpenRISC_prototyped_o...s_FPGA_dev_board._Running_uClinux.jpg
foaf:homepage https://openrisc.io/
foaf:isPrimaryTopicOf wikipedia-en:OpenRISC
is dbo:computingPlatform of dbr:Barebox dbr:Musl dbr:Strace
is dbo:wikiPageDisambiguates of dbr:RISC_(disambiguation)
is dbo:wikiPageRedirects of dbr:Or1k
is dbo:wikiPageWikiLink of dbr:OpenRISC_1200 dbr:Barebox dbr:History_of_general-purpose_CPUs dbr:DLX dbr:Verilator dbr:Devicetree dbr:List_of_microprocessors dbr:List_of_open-source_hardware dbr:Comparison_of_open-source_operating_systems dbr:Open_source dbr:Endianness dbr:Free_and_Open_Source_Silicon_Foundation dbr:GNU_Compiler_Collection dbr:Musl dbr:Open_coopetition dbr:Linux dbr:Strace dbr:Comparison_of_instruction_set_architectures dbr:Comparison_of_real-time_operating_systems dbr:GNU dbr:Link_register dbr:List_of_Linux-supported_computer_architectures dbr:RISC_(disambiguation) dbr:Red_zone_(computing) dbr:LEON dbr:NuttX dbr:OVPsim dbr:RISC-V dbr:RTEMS dbr:OpenCores dbr:Soft_microprocessor dbr:S1_Core dbr:Or1k
is dbp:origins of dbr:Free_and_Open_Source_Silicon_Foundation
is dbp:platform of dbr:Musl
is dbp:supportedPlatforms of dbr:Linux dbr:NuttX
is foaf:primaryTopic of wikipedia-en:OpenRISC