Second Level Address Translation (original) (raw)
Second Level Address Translation (SLAT), auch als Nested Paging bezeichnet, ist eine hardwareunterstützte Virtualisierungstechnologie, die eine effizientere Umsetzung von Shadow Page Tables im Vergleich zu einer softwarebasierten Virtualisierungslösung erlaubt.AMD implementierte SLAT zuerst durch eine von AMD als Rapid Virtualization Indexing (RVI) bezeichnete Technologie und unterstützt diese seit der Einführung der dritten Opteron-Prozessorgeneration (Codename Barcelona) 2007 in ihren Prozessoren.Mit der Nehalem-Prozessorfamilie führte Intel 2008 eine Implementierung von SLAT ein, die von Intel selbst als Extended Page Tables (EPT) bezeichnet wird.Sie wird in bestimmten Prozessoren der Core-i7-, Core-i5- und Core-i3-Klasse unterstützt.
| Property | Value |
|---|---|
| dbo:abstract | Second Level Address Translation (SLAT), auch als Nested Paging bezeichnet, ist eine hardwareunterstützte Virtualisierungstechnologie, die eine effizientere Umsetzung von Shadow Page Tables im Vergleich zu einer softwarebasierten Virtualisierungslösung erlaubt.AMD implementierte SLAT zuerst durch eine von AMD als Rapid Virtualization Indexing (RVI) bezeichnete Technologie und unterstützt diese seit der Einführung der dritten Opteron-Prozessorgeneration (Codename Barcelona) 2007 in ihren Prozessoren.Mit der Nehalem-Prozessorfamilie führte Intel 2008 eine Implementierung von SLAT ein, die von Intel selbst als Extended Page Tables (EPT) bezeichnet wird.Sie wird in bestimmten Prozessoren der Core-i7-, Core-i5- und Core-i3-Klasse unterstützt. (de) La paginación anidada o nested paging es el nombre que tuvo durante su desarrollo por el equipode AMD el Rapid Virtualization Index o RVI, que es una tecnología de virtualización asistida por hardware para la unidad de gestión de memoria del procesador (MMU) de segunda generación. Sobre la implementación únicamente por software shadow page table, RVI ofrece una mejora de un 42%; y en el test OLTP supone una mejora de un 100%. La tecnología RVI fueincluida por vez primera en los procesadores Opteron de tercera generación. La tecnología Intelequivalente es la EPT, . (es) Second Level Address Translation (SLAT), also known as nested paging, is a hardware-assisted virtualization technology which makes it possible to avoid the overhead associated with software-managed shadow page tables. AMD has supported SLAT through the Rapid Virtualization Indexing (RVI) technology since the introduction of its third-generation Opteron processors (code name Barcelona). Intel's implementation of SLAT, known as Extended Page Table (EPT), was introduced in the Nehalem microarchitecture found in certain Core i7, Core i5, and Core i3 processors. ARM's virtualization extensions support SLAT, known as Stage-2 page-tables provided by a Stage-2 MMU. The guest uses the Stage-1 MMU. Support was added as optional in the ARMv7ve architecture and is also supported in the ARMv8 (32-bit and 64-bit) architectures. (en) SLAT (англ. Second Level Address Translation), также известный как вложенный пейджинг, представляет собой технологию виртуализации с аппаратным обеспечением, которая позволяет избежать накладных расходов, связанных с управляемыми программным обеспечением таблицами теневых страниц. AMD поддерживает SLAT с помощью технологии Rapid Virtualization Indexing (RVI) с момента появления своих процессоров третьего поколения Opteron (кодовое имя Barcelona). Реализация Intel SLAT, известной как таблица расширенных страниц (EPT), была представлена в микроархитектуре Nehalem, обнаруженной в некоторых процессорах Core i7, Core i5 и Core i3. Расширения виртуализации ARM поддерживают SLAT, известные как page-tables Stage 2, предоставляемые MMU Stage-2. Гость использует MMU Stage-1. Поддержка была добавлена как дополнительная в архитектуре ARMv7ve и также поддерживается в ARMv8 (32-разрядной и 64-разрядной) архитектурах. (ru) 第二層位址轉譯（英語：Second Level Address Translation）又名為nested paging，或SLAT。是一種處理器虛擬化技術，可為需要大量記憶體的虛擬化應用程式提供加速功能。 可使用MachineSLATStatusCheck檢測處理器是否支援SLAT。 (zh) |
| dbo:wikiPageExternalLink | https://projectacrn.org http://www.freepatentsonline.com/7428626.html http://www.cse.iitb.ac.in/~puru/courses/autumn12/cs695/classes/kvm-overview.pdf http://www.virtualizationadmin.com/articles-tutorials/microsoft-hyper-v-articles/general/second-level-address-translation-benefits-hyper-v-r2.html |
| dbo:wikiPageID | 31108829 (xsd:integer) |
| dbo:wikiPageInterLanguageLink | dbpedia-ja:X86仮想化 |
| dbo:wikiPageLength | 15408 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1109484476 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Qubes_OS dbr:Bhyve dbr:Hyper-V dbr:VIA_Technologies dbr:VMware dbr:VMware_Workstation dbr:VirtualBox dbr:Real_mode dbr:X86_virtualization dbr:Core_i3 dbr:Core_i5 dbr:Core_i7 dbr:Core_i9 dbr:Opteron dbr:Corner_case dbr:MacOS dbr:Zen_2 dbr:Hardware-assisted_virtualization dbr:Translation_lookaside_buffer dbr:Westmere_(microarchitecture) dbr:Windows_8 dbr:Windows_Server_2008_R2 dbr:AMD dbr:ARM_architecture dbr:Parallels_Desktop_for_Mac dbr:VMware_ESX dbr:AMD-V dbr:Hypervisor dbc:Hardware_virtualization dbc:Intel_x86_microprocessors dbr:Kaby_Lake dbr:Kernel-based_Virtual_Machine dbr:Edge_computing dbr:VT-x dbr:Physical_memory dbr:Intel dbr:MiB dbr:Nehalem_(microarchitecture) dbr:OpenBSD dbr:Red_Hat dbr:Xen dbr:Memory_management_unit dbr:Virtual_memory dbr:Multilevel_page_table dbr:Executable_space_protection dbr:Page_table dbr:Shadow_page_tables dbr:AMD_K10 dbr:Linux_kernel_mainline dbr:OLTP dbr:No_execute |
| dbp:wikiPageUsesTemplate | dbt:Anchor dbt:Reflist dbt:Snd dbt:Vague |
| dct:subject | dbc:Hardware_virtualization dbc:Intel_x86_microprocessors |
| gold:hypernym | dbr:Technology |
| rdf:type | dbo:Company yago:WikicatMicroprocessors yago:Artifact100021939 yago:Chip103020034 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 yago:WikicatIntelX86Microprocessors yago:SemiconductorDevice104171831 yago:Whole100003553 |
| rdfs:comment | Second Level Address Translation (SLAT), auch als Nested Paging bezeichnet, ist eine hardwareunterstützte Virtualisierungstechnologie, die eine effizientere Umsetzung von Shadow Page Tables im Vergleich zu einer softwarebasierten Virtualisierungslösung erlaubt.AMD implementierte SLAT zuerst durch eine von AMD als Rapid Virtualization Indexing (RVI) bezeichnete Technologie und unterstützt diese seit der Einführung der dritten Opteron-Prozessorgeneration (Codename Barcelona) 2007 in ihren Prozessoren.Mit der Nehalem-Prozessorfamilie führte Intel 2008 eine Implementierung von SLAT ein, die von Intel selbst als Extended Page Tables (EPT) bezeichnet wird.Sie wird in bestimmten Prozessoren der Core-i7-, Core-i5- und Core-i3-Klasse unterstützt. (de) La paginación anidada o nested paging es el nombre que tuvo durante su desarrollo por el equipode AMD el Rapid Virtualization Index o RVI, que es una tecnología de virtualización asistida por hardware para la unidad de gestión de memoria del procesador (MMU) de segunda generación. Sobre la implementación únicamente por software shadow page table, RVI ofrece una mejora de un 42%; y en el test OLTP supone una mejora de un 100%. La tecnología RVI fueincluida por vez primera en los procesadores Opteron de tercera generación. La tecnología Intelequivalente es la EPT, . (es) 第二層位址轉譯（英語：Second Level Address Translation）又名為nested paging，或SLAT。是一種處理器虛擬化技術，可為需要大量記憶體的虛擬化應用程式提供加速功能。 可使用MachineSLATStatusCheck檢測處理器是否支援SLAT。 (zh) Second Level Address Translation (SLAT), also known as nested paging, is a hardware-assisted virtualization technology which makes it possible to avoid the overhead associated with software-managed shadow page tables. AMD has supported SLAT through the Rapid Virtualization Indexing (RVI) technology since the introduction of its third-generation Opteron processors (code name Barcelona). Intel's implementation of SLAT, known as Extended Page Table (EPT), was introduced in the Nehalem microarchitecture found in certain Core i7, Core i5, and Core i3 processors. (en) SLAT (англ. Second Level Address Translation), также известный как вложенный пейджинг, представляет собой технологию виртуализации с аппаратным обеспечением, которая позволяет избежать накладных расходов, связанных с управляемыми программным обеспечением таблицами теневых страниц. Расширения виртуализации ARM поддерживают SLAT, известные как page-tables Stage 2, предоставляемые MMU Stage-2. Гость использует MMU Stage-1. Поддержка была добавлена как дополнительная в архитектуре ARMv7ve и также поддерживается в ARMv8 (32-разрядной и 64-разрядной) архитектурах. (ru) |
| rdfs:label | Second Level Address Translation (de) Paginación anidada (es) Second Level Address Translation (en) SLAT (ru) 第二層位址轉譯 (zh) |
| owl:sameAs | freebase:Second Level Address Translation yago-res:Second Level Address Translation wikidata:Second Level Address Translation dbpedia-de:Second Level Address Translation dbpedia-es:Second Level Address Translation dbpedia-ru:Second Level Address Translation dbpedia-simple:Second Level Address Translation dbpedia-zh:Second Level Address Translation https://global.dbpedia.org/id/4jcps |
| prov:wasDerivedFrom | wikipedia-en:Second_Level_Address_Translation?oldid=1109484476&ns=0 |
| foaf:isPrimaryTopicOf | wikipedia-en:Second_Level_Address_Translation |
| is dbo:wikiPageDisambiguates of | dbr:Slat |
| is dbo:wikiPageRedirects of | dbr:Extended_Page_Table dbr:Rapid_Virtualization_Indexing dbr:Mode-based_Execution_Control dbr:Nested_Page_Table dbr:SLAT dbr:SLAT-enabled_processors dbr:AMD-V_Nested_Paging dbr:Intel_ept dbr:Second-level_address_translation dbr:Nested_Page_Tables dbr:Nested_paging |
| is dbo:wikiPageWikiLink of | dbr:RemoteFX dbr:Hyper-V dbr:List_of_IOMMU-supporting_hardware dbr:List_of_Intel_Pentium_processors dbr:Intel_Core_2 dbr:X86_virtualization dbr:Hardware-assisted_virtualization dbr:Windows_10 dbr:Windows_11 dbr:Windows_8 dbr:Extended_Page_Table dbr:List_of_Intel_Atom_processors dbr:LGA_775 dbr:Microsoft_Visual_Studio_Express dbr:Rapid_Virtualization_Indexing dbr:X86 dbr:Mode-based_Execution_Control dbr:Slat dbr:Nested_Page_Table dbr:SLAT dbr:SLAT-enabled_processors dbr:AMD-V_Nested_Paging dbr:Intel_ept dbr:Second-level_address_translation dbr:Nested_Page_Tables dbr:Nested_paging |
| is rdfs:seeAlso of | dbr:Page_table |
| is foaf:primaryTopic of | wikipedia-en:Second_Level_Address_Translation |