Scan chain (original) (raw)
扫描链（英語：Scan chain）是可测试性设计的一种实现技术。它通过植入移位寄存器，使得测试人员可以从外部控制和观测电路内部触发器的信号值。
| Property | Value |
|---|---|
| dbo:abstract | Scan Test bezeichnet bei (modernen) digitalen Schaltungen ein spezielles Verfahren zum Testen auf strukturelle (das heißt fertigungsbedingte) Schäden. Es beruht auf einer Hintereinanderschaltung sämtlicher im Entwurf verwendeter Flipflops mit einer Modus-Ansteuerung, so dass zwischen einer seriellen Betriebsart in dieser Hintereinanderschaltung (Shift-Betrieb) oder der Normalbetriebsart der Schaltung hin- und hergeschaltet werden kann. Das erste und letzte Flip-Flop sind mit einem speziellen Ein- bzw. Ausgang in die Schaltung verbunden, sodass bestimmte Testmuster in die Schaltung hineingeschoben und ausgelesen werden können. Bei entsprechender Umschaltstrategie zwischen Shift- und Normalbetrieb und gegebenem Eingangsbitmuster ergibt sich ein bestimmtes Ausgangsbitmuster, bei dessen Nichtauftreten ein struktureller Fehler angenommen werden muss, der zum Aussortieren der Schaltung führt. Sämtliche Elemente dieses Testverfahrens, das Erzeugen der Hintereinanderschaltung (scan chain) und die Generierung von Eingangsmustern zum Einspeisen und Ausgangsmuster für den Vergleich werden von Software-Werkzeugen übernommen: die scan insertion, meist im Rahmen der Synthese und ATPG: automatic test pattern generation. (de) Scan chain is a technique used in design for testing. The objective is to make testing easier by providing a simple way to set and observe every flip-flop in an IC.The basic structure of scan include the following set of signals in order to control and observe the scan mechanism. 1. * Scan_in and scan_out define the input and output of a scan chain. In a full scan mode usually each input drives only one chain and scan out observe one as well. 2. * A scan enable pin is a special signal that is added to a design. When this signal is asserted, every flip-flop in the design is connected into a long shift register. 3. * Clock signal which is used for controlling all the FFs in the chain during shift phase and the capture phase. An arbitrary pattern can be entered into the chain of flip-flops, and the state of every flip-flop can be read out. In a full scan design, automatic test pattern generation (ATPG) is particularly simple. No sequential pattern generation is required - combinatorial tests, which are much easier to generate, will suffice. If you have a combinatorial test, it can be easily applied. * Assert scan mode, and set up the desired inputs. * De-assert scan mode, and apply one clock. Now the results of the test are captured in the target flip-flops. * Re-assert scan mode, and see if the combinatorial test passed. In a chip that does not have a full scan design -- i.e., the chip has sequential circuits, such as memory elements that are not part of the scan chain, sequential pattern generation is required.Test pattern generation for sequential circuits searches for a sequence of vectors to detect a particular fault through the space of all possible vector sequences. Even a simple stuck-at fault requires a sequence of vectors for detection in a sequential circuit. Also, due to the presence of memory elements, the controllability and observability of the internal signals in a sequential circuit are in general much more difficult than those in a combinational logic circuit. These factors make the complexity of sequential ATPG much higher than that of combinational ATPG. There are many variants: * Partial scan: Only some of the flip-flops are connected into chains. * Multiple scan chains: Two or more scan chains are built in parallel, to reduce the time to load and observe. * Test compression: the input to the scan chain is provided by on-board logic. (en) 扫描链（英語：Scan chain）是可测试性设计的一种实现技术。它通过植入移位寄存器，使得测试人员可以从外部控制和观测电路内部触发器的信号值。 (zh) |
| dbo:wikiPageExternalLink | https://web.archive.org/web/20150226004313/http:/people.ee.duke.edu/~krish/teaching/ECE269/how_does_scan_work.pdf |
| dbo:wikiPageID | 3731615 (xsd:integer) |
| dbo:wikiPageLength | 3040 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 887551499 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Electronic_design_automation dbr:Design_for_testing dbr:Integrated_circuit dbr:Integrated_circuit_design dbr:Combinational_logic dbr:Shift_register dbr:Controllability dbr:Clock_signal dbr:Iddq_testing dbr:Flip-flop_(electronics) dbr:Automatic_test_pattern_generation dbc:Electronic_circuit_verification dbr:Serial_Peripheral_Interface_Bus dbr:Observability dbr:Test_compression dbr:Sequential_circuit |
| dbp:wikiPageUsesTemplate | dbt:Unreferenced |
| dct:subject | dbc:Electronic_circuit_verification |
| gold:hypernym | dbr:Technique |
| rdf:type | dbo:TopicalConcept |
| rdfs:comment | 扫描链（英語：Scan chain）是可测试性设计的一种实现技术。它通过植入移位寄存器，使得测试人员可以从外部控制和观测电路内部触发器的信号值。 (zh) Scan Test bezeichnet bei (modernen) digitalen Schaltungen ein spezielles Verfahren zum Testen auf strukturelle (das heißt fertigungsbedingte) Schäden. Es beruht auf einer Hintereinanderschaltung sämtlicher im Entwurf verwendeter Flipflops mit einer Modus-Ansteuerung, so dass zwischen einer seriellen Betriebsart in dieser Hintereinanderschaltung (Shift-Betrieb) oder der Normalbetriebsart der Schaltung hin- und hergeschaltet werden kann. Das erste und letzte Flip-Flop sind mit einem speziellen Ein- bzw. Ausgang in die Schaltung verbunden, sodass bestimmte Testmuster in die Schaltung hineingeschoben und ausgelesen werden können. Bei entsprechender Umschaltstrategie zwischen Shift- und Normalbetrieb und gegebenem Eingangsbitmuster ergibt sich ein bestimmtes Ausgangsbitmuster, bei dessen Nichta (de) Scan chain is a technique used in design for testing. The objective is to make testing easier by providing a simple way to set and observe every flip-flop in an IC.The basic structure of scan include the following set of signals in order to control and observe the scan mechanism. In a full scan design, automatic test pattern generation (ATPG) is particularly simple. No sequential pattern generation is required - combinatorial tests, which are much easier to generate, will suffice. If you have a combinatorial test, it can be easily applied. There are many variants: (en) |
| rdfs:label | Scan Test (de) Scan chain (en) 扫描链 (zh) |
| owl:sameAs | freebase:Scan chain wikidata:Scan chain dbpedia-de:Scan chain dbpedia-tr:Scan chain dbpedia-zh:Scan chain https://global.dbpedia.org/id/28oY2 |
| prov:wasDerivedFrom | wikipedia-en:Scan_chain?oldid=887551499&ns=0 |
| foaf:isPrimaryTopicOf | wikipedia-en:Scan_chain |
| is dbo:wikiPageDisambiguates of | dbr:Scan |
| is dbo:wikiPageRedirects of | dbr:Scan_design dbr:Partial_scan |
| is dbo:wikiPageWikiLink of | dbr:Design_for_testing dbr:Boundary_scan dbr:Hardware_Trojan dbr:Iddq_testing dbr:Semiconductor_device_fabrication dbr:High-temperature_operating_life dbr:Automatic_test_pattern_generation dbr:Scan dbr:Scan_design dbr:Partial_scan |
| is foaf:primaryTopic of | wikipedia-en:Scan_chain |