WR-RD - Weblio 英和・和英辞典 (original) (raw)
例文
In an information processing apparatus, when command requests are stacked in both a Wr command queue 108 and Rd command queue 109, a transfer control part 101 compares a Ch1 transfer rate lower limit assurance value calculated by a Ch1 information calculation part 103 with a Ch0 transfer rate lower limit assurance value calculated by a Ch0 information calculation part 102.例文帳に追加
転送制御部１０１は、Wr コマンドキュー１０８およびRd コマンドキュー１０９の両方にコマンド要求が積まれている場合、Ch0情報算出部１０２により算出されるCh0転送レート下限保障値とCh1情報算出部１０３により算出されるCh1転送レート下限保障値を比較する。 - 特許庁
An internal circuit performs, corresponding internal operation with clock synchronous operation according to the first internal command (RD, WR), when the second internal command (REF) is issued, internal operation corresponding to the second internal command and internal operation corresponding to the first internal command are successively conducted with clock nonsynchronous operation.例文帳に追加
そして、内部回路が、第１の内部コマンド(RD,WR)に従って対応する内部動作をクロック同期動作で実行し、第２の内部コマンド(REF)が発行されると、第２の内部コマンドに対応する内部動作と、第１の内部コマンドに対応する内部動作とをクロック非同期動作で順次実行する。 - 特許庁
An arithmetic engine 2 (21) performs arithmetic processing to data stored in an FIFO2 (22) for RD, and stores an arithmetic result in an FIFO2 (23) for WR.例文帳に追加
演算エンジン２（２１）は、ＲＤ用ＦＩＦＯ２（２２）に記憶されたデータに対して演算処理を行ない、演算結果をＷＲ用ＦＩＦＯ２（２３）に格納する。 - 特許庁
The data processor can generate strobe signals (CS, RD and WR) for instructing the assert, negate or others of the data direction at desired timing to a memory interface corresponding to the transition of the state code as desired.例文帳に追加
データプロセッサは、メモリインタフェース回路に対し、ステートコードの遷移に応じて所望のタイミングでデータディレクションのアサートやネゲート並びにその他の指示を与えるためのストローブ信号（ＣＳ，ＲＤ，ＷＲ）を所望に生成することを可能にする。 - 特許庁
A host side circuit is provided with a plurality of data terminals; address terminals; a read (RD) terminal; a write (WR) terminal; and a chip select (CS) terminal, and a device side circuit is provided with a data (D0) terminal; a clock (CLK) terminal; and a chip select (CS) terminal.例文帳に追加
ホスト側回路が複数のデータ端子及びアドレス端子、リード（ＲＤ）端子、ライト（ＷＲ）端子、チップセレクト（ＣＳ）端子を有し、デバイス側回路がデータ（Ｄ０）端子、クロック（ＣＬＫ）端子、チップセレクト（ＣＳ）端子を有する。 - 特許庁
This semiconductor memory activates column decoders 221, 222 of all banks 111, 112 based on a write-command WR or a read-command RD supplied after a refresh command REF is supplied at the time of a test operation of a refresh counter 15.例文帳に追加
開示される半導体記憶装置は、リフレッシュ・カウンタ１５のテスト動作時には、リフレッシュ・コマンドＲＥＦが供給された後に供給されるライト・コマンドＷＲ又はリード・コマンドＲＤに基づいて、すべてのバンク１１__１及び１１_２のカラム・デコーダ２２_１及び２２_２を活性化する。 - 特許庁
例文
The output state of a first logic circuit part 502 by an OR gate is changed according to the respective signals of the RD terminal and the WR terminal, and the output state of a second logic circuit part 503 by an AND gate is changed according to the respective output signals of the first logic circuit part 502 and the CS terminal.例文帳に追加
ＯＲゲートによる第１の論理回路部５０２は、ＲＤ端子及びＷＲ端子の信号により出力状態が変化し、ＡＮＤゲートによる第２の論理回路部５０３は第１の論理回路部５０２及びＣＳ端子の各出力信号により出力状態が変化する。 - 特許庁