weblio英語例文検索 (original) (raw)
ATA-2の部分一致の例文一覧と使い方
該当件数 : 21件
例文
What should I look for in an ATA-2 (Fast-ATA, EIDE) interface? 例文帳に追加
ATA-2 (Fast-ATA, EIDE)インタフェースでは何を求めなければならないのでしょうか？ - コンピューター用語辞典
EIDE was coined by Western Digital around 1994, and the standard is also referred to as "Fast ATA-2", based on its ANSI designation. 例文帳に追加
EIDEは,1994年ころにWestern Digitalによって作り出され,その標準は,ANSI 指定に基づき,"Fast ATA-2"とも呼ばれる． - コンピューター用語辞典
The Japanese Yata no Kagami (the eight-span mirror; one of the Imperial regalia) has 8 ata of circumference, in other words, the diameter of the mirror is 2 shaku (23.04 centimeters). 例文帳に追加
日本の八咫鏡は円周8咫、すなわち径2尺という意味である。 - Wikipedia日英京都関連文書対訳コーパス
In the ATA/ATAPI reset action of the device connected from the host computer 1 via the ATA bus 2, the master device monitors a signal on the ATA bus 2 from the slave device 6, and an interface circuit, which asserts an INTRQ signal on the ATA bus 2 in detection of an assert condition of a DASP-signal and a PDIAG-signal on the ATA bus, is installed.例文帳に追加
ホストコンピュータ１からＡＴＡバス２を介して接続されるデバイスのＡＴＡ／ＡＴＡＰＩリセット動作において、マスターデバイス７がスレーブデバイス６からのＡＴＡバス２上の信号を監視し、前記バス上のＤＡＳＰ−信号とＰＤＩＡＧ−信号のアサート状態を検出すると、ＡＴＡバス２上のＩＮＴＲＱ信号をアサートするインターフェース回路を設ける。 - 特許庁
例文
Thereby, the ATA host controller (1) 213 and the ATA host controller (2) 116 are electrically connected/disconnected to the HDD 210 in MFP.例文帳に追加
これにより、ＡＴＡホストコントローラ（１）２１３及びＡＴＡホストコントローラ（２）１１６の（ＭＦＰ内蔵ＨＤＤ２１０との）電気的な接続／非接続を切り換える。 - 特許庁
例文
The SATAI/F 50 transmits a register FIS including an issued ATA command, to a device 4 through the SATA bus when a host 2 issues the ATA command.例文帳に追加
ＳＡＴＡＩ／Ｆ５０は、ホスト２がＡＴＡコマンドを発行した場合に、発行されたＡＴＡコマンドを含むレジスタＦＩＳをＳＡＴＡバスを介してデバイス４に送信する。 - 特許庁
A male parallel ATA connector 61 of the connection IF card 6 is connected to a female parallel ATA connector 31 of the digital camera 2 or a CF connector 62 is inserted to a CF slot 32, and a female serial ATA connector 63 of the connection IF card 6 is connected to a male serial ATA connector 41 of the external HDD 4.例文帳に追加
接続ＩＦカード６のオス型パラレルＡＴＡコネクタ６１をデジタルカメラ２のメス型パラレルＡＴＡコネクタ３１に接続、又はＣＦコネクタ６２をＣＦスロット３２に挿入し、かつ接続ＩＦカード６のメス型シリアルＡＴＡコネクタ６３を外付ＨＤＤ４のオス型シリアルＡＴＡコネクタ４１に接続する。 - 特許庁
In this serial ATA type interface device, an S-ATA bridge 10 connected to the host system 2 via a serial ATA bus 4 is provided with a shadow register 11 storing commands and a buffer memory 12 accessible from an HDC 20.例文帳に追加
シリアルＡＴＡ方式のインターフェース装置において、シリアルＡＴＡバス４を介してホストシステム２に接続されたＳ−ＡＴＡブリッジ１０は、コマンドを格納するシャドーレジスタ１１及びＨＤＣ２０のアクセスが可能なバッファメモリ１２を有する。 - 特許庁
The SATAI/F 50 transmits a register FIS including an ATA command issued by a host 2, to a device 4.例文帳に追加
ＳＡＴＡＩ／Ｆ５０は、ホスト２により発行されたＡＴＡコマンドを含むレジスタＦＩＳをデバイス４に送信する。 - 特許庁
例文
An incorporated flash memory 14 and an ATA controller part 2 are integrated in one chip, and a controller connecting interface 20 is loaded.例文帳に追加
内蔵フラッシュメモリ１４とＡＴＡコントローラ部２とをワンチップに集積し、さらに、コントローラ接続インターフェース２０を搭載する。 - 特許庁
例文
A built-in flash memory 14 and an ATA controller part 2 are integrated on a chip, and a controller connecting interface 20 is further mounted thereon.例文帳に追加
内蔵フラッシュメモリ１４とＡＴＡコントローラ部２とをワンチップに集積し、さらに、コントローラ接続インターフェース２０を搭載する。 - 特許庁
The host 2 publishes the ATAPI packet command, and the register FIS corresponding to the ATA packet command is transmitted to the device 4.例文帳に追加
そしてホスト２がＡＴＡＰＩパケットコマンドを発行した後に、ＡＴＡパケットコマンドに対応するレジスタＦＩＳをデバイス４に送信する。 - 特許庁
The S-ATA bridge 10 finishes command receipt processing to output of a response signal to the host system 2 only by internal processing.例文帳に追加
Ｓ−ＡＴＡブリッジ１０は、内部処理だけで応答信号をホストシステム２に出力するまでのコマンドの受け付け処理を完了する。 - 特許庁
The storage 4 is connected to the data processor 2 that is a host controller by a serial ATA standard in series via a channel 6.例文帳に追加
ホストコントローラであるデータ処理装置２には、通信路６を介して記憶装置４がシリアルＡＴＡ規格によって直列接続されている。 - 特許庁
The FPC conversion cable 1 is provided, wherein a parallel ATA (advanced technology attachment) connector 3 is provided at one end part of a flexible printed circuit board 2, a serial ATA connector 4 is provided at the other end part, and an interface conversion chip 5 is mounted on the flexible printed circuit board.例文帳に追加
フレキシブルプリント基板２の一方の端部にパラレルＡＴＡコネクタ３を設け、他方の端部にシリアルＡＴＡコネクタ４を設け、当該フレキシブルプリント基板上にインターフェイス変換チップ５を搭載したＦＰＣ変換ケーブル１とする。 - 特許庁
When a command packet ORB (SBP-2) transferred via BUS1 (IEEE 1394) is received, a command included in ORB is issued to a device connected to BUS2 (ATA(IDE)/ATAPI).例文帳に追加
ＢＵＳ１（ＩＥＥＥ１３９４）を介して転送されてきたコマンドパケットＯＲＢ（ＳＢＰ−２）を受け、ＯＲＢが含むコマンドを、ＢＵＳ２（ＡＴＡ（ＩＤＥ）／ＡＴＡＰＩ）に接続されるデバイスに発行する。 - 特許庁
An IDE interface unit 21 sends a value of the shadow register 23 to a DVD decoder 2 (host) upon receiving a reading out signal of a register value in the ATA register 31.例文帳に追加
そして、ＩＤＥインターフェース部２１は、ＤＶＤデコーダ２（ホスト）からＡＴＡレジスタ３１のレジスタ値を読み出す信号を受信すると、シャドウレジスタ２３の値をＤＶＤデコーダ２に送信する。 - 特許庁
The sequence controller 30 holds a transmission to a device 4 of a register FIS corresponding to an ATA packet command published by a host 2, and conducts a dummy setting publishing an ATAPI packet command to the host 2 to the TFR 12.例文帳に追加
シーケンスコントローラ３０は、ホスト２が発行したＡＴＡパケットコマンドに対応するレジスタＦＩＳをデバイス４に送信するのを保留し、ＡＴＡＰＩパケットコマンドをホスト２に発行させるダミー設定をＴＦＲ１２に対して行う。 - 特許庁
When data in an object area 6 are all the same, a FIFO memory 5 outputs one word only once from the head address of the area 6 having the same data and sets it in an ATA/ATAPI data register 2.例文帳に追加
対象エリア６のデータがすべて同じである場合、ＦＩＦＯメモリ５は、同一データを有するエリア６の先頭アドレスから１ワードを１回だけ出力し、ＡＴＡ／ＡＴＡＰＩデータレジスタ２にセットする。 - 特許庁
The sequence controller 30 performs transfer sequence control corresponding to the kind of the received FIS, as the transfer sequence control of the ATA command issued from the host 2 when the SATAI/F 50 receives the FIS corresponding to the register FIS, from the device 4.例文帳に追加
シーケンスコントローラ３０は、レジスタＦＩＳに対応するＦＩＳをＳＡＴＡＩ／Ｆ５０がデバイス４から受信した場合に、ホスト２から発行されたＡＴＡコマンドの転送シーケンス制御として、受信したＦＩＳの種類に応じた転送シーケンス制御を行う。 - 特許庁
例文
Each semiconductor device 1 can be mutually connected by the controller connecting interface 20, and the semiconductor device 1 detects the input condition of a control signal group FC1 and a data bus FIOB1 according to a timing in which a reset signal CRST is released just after power supply, and whether this should be operated as an ATA controller 2 or an extended flash memory is decided.例文帳に追加
コントローラ接続インターフェースによって各半導体装置１を相互に接続することができ、半導体装置１は電源投入直後のリセット信号ＣＲＳＴの解除されるタイミングに従い制御信号群ＦＣ１およびデータバスＦＩＯＢ１の入力条件を検知しＡＴＡコントローラとして動作するか、増設用フラッシュメモリとして動作するかが決定される。 - 特許庁