weblio英語例文検索 (original) (raw)

CPU architectureの部分一致の例文一覧と使い方

該当件数 : 28件

例文

The CPU architecture that the system is running on. 例文帳に追加

システムが動作している CPU のアーキテクチャ。 - FreeBSD

They're doing some interesting things in cpu architecture.例文帳に追加

彼らはCPUアーキテクチャで面白い事をしてる - 映画・海外ドラマ英語字幕翻訳辞書

They're doing some interesting things in cpu architecture.例文帳に追加

彼らはcpuアーキテクチャで面白い事をしてる - 映画・海外ドラマ英語字幕翻訳辞書

Has no idea how to fully utilize cpu architecture.例文帳に追加

どうやってCPUアーキテクチャを利用すべきか全くわかりません - 映画・海外ドラマ英語字幕翻訳辞書

例文

Has no idea how to fully utilize cpu architecture.例文帳に追加

どうやってcpuアーキテクチャを利用すべきか全くわかりません - 映画・海外ドラマ英語字幕翻訳辞書

例文

a kind of computer architecture that has a large number of instructions hard coded into the CPU chip 例文帳に追加

CPUチップにハードコードされた多数の命令を持つコンピュータ・アーキテクチャーの一種 - 日本語WordNet

In addition, no change is required for the architecture of the existing CPU.例文帳に追加

また、既存のＣＰＵのアーキテクチャに一切変更を要しない。 - 特許庁

The shift operation circuit is realized as a peripheral I/O module of a CPU core without depending on architecture of the CPU.例文帳に追加

ＣＰＵのアーキテクチャによらず、ＣＰＵコアの周辺Ｉ／Ｏモジュールとしてシフト演算回路を実現できる。 - 特許庁

IA-64 (Intel Architecture-64), Intel's first 64-bit CPU microarchitecture, is based on EPIC. 例文帳に追加

インテル社の最初の64ビットCPUマイクロアーキテクチャであるIA-64は、EPIC（明示的並列命令コンピューティング）に基づいたものである。 - コンピューター用語辞典

例文

To provide a method and a system of sharing a TLB2 among CPUs transparently in the CPU architecture and therefore in compliance with the architecture rule.例文帳に追加

ＣＰＵ間において、ＣＰＵアーキテクチャには透過的に、従ってアーキテクチャ規則に従い、ＴＬＢ２を共用する方法及びシステムを提供すること。 - 特許庁

例文

To propose CPU architecture for internally storing a mechanism for controlling arithmetic processing performance of a CPU and electric power consumption in more detail by software.例文帳に追加

ＣＰＵの演算処理性能や消費電力をスフトウェアでより詳細に制御するための機構を内蔵したＣＰＵアーキテクチャを提案する。 - 特許庁

The system and method transfer an architecture usable for a variety of machine learning technologies from a CPU to the GPU.例文帳に追加

システムおよび方法は、様々な機械学習技術に使用できるアーキテクチャをＣＰＵからＧＰＵに転送する。 - 特許庁

To provide cache degeneracy when mounting a CPU in a different system or adopting a CMP micro-architecture without changing system hardware or an OS and adding a computer architecture.例文帳に追加

ＣＰＵを異なるシステムに搭載する場合や、ＣＭＰマイクロアーキテクチャを採用する場合に、システムハードウェア、ＯＳの変更、コンピュータアーキテクチャの追加を必要とせずに、キャッシュ縮退を可能にする。 - 特許庁

To enable a suitable cooperative operation between a CPU and a coprocessor (CoPro) in an information processor having the CPU and CoPro and adapting a Harvard architecture.例文帳に追加

ＣＰＵやＣｏＰｒｏを備え、ハーバードアーキテクチャを採用した情報処理装置において、ＣＰＵとＣｏＰｒｏとの間で好適な協調動作が行えるようにする。 - 特許庁

To quicken a processing by using a CPU in a Harvard architecture structure, and to use an interruption controller for always monitoring an instruction code.例文帳に追加

ハーバードアーキテクチャ構成のＣＰＵを使用して処理の高速化を図り、同時に命令コードを常に監視する割込みコントローラを使用できるようにする。 - 特許庁

To properly process a bus error caused in an instruction bus or data bus of a CPU having a Harvard architecture as regards an error processing method and an information processor.例文帳に追加

本発明は、エラー処理方法及び情報処理装置に関し、ハーバードアーキテキチャを有するＣＰＵの命令バス又はデータバスで発生したバスエラーを適切に処理可能とすることを目的とする。 - 特許庁

By modifying the architecture of a new or prior art CPU, the new or prior art CPU can be made extensible so that new instructions can be added in a simple and cost effective manner to meet differing customer needs.例文帳に追加

新しいＣＰＵまたは従来技術によるＣＰＵのアーキテクチャの改良により、新しいＣＰＵまたは従来技術のＣＰＵを拡張可能にし、新しい命令を簡単で費用効果の高い方法で追加し、様々な顧客の必要性を満たすことができる。 - 特許庁

The three-dimensional drawing middleware is incorporated in a CPU composing the platform, it comprises the "3D engine", "interactive operation software", and the "authoring software", the CPU is a VLIW type, and an OS of the platform has an architecture/algorithm optimized for Linux OS.例文帳に追加

プラットフォームを構成するＣＰＵに組み込まれ、「３Ｄエンジン」と「インタラクティブ操作ソフトウェア」と「オーサリングソフトウェア」とからなり、ＣＰＵがＶＬＩＷ型であり、プラットフォームのＯＳがリナックスＯＳである場合に最適となるアーキテクチャ／アルゴリズムを有することを特徴とする。 - 特許庁

When a CPU 10 in a Harvard architecture structure fetches an interruption end instruction(IEND) from a program memory 20, the CPU 10 outputs an instruction code validation signal(INST) to an interruption controller 50 in the next state, and simultaneously outputs the interruption end instruction(TEND).例文帳に追加

ハーバードアーキテクチャ構成のＣＰＵ１０がプログラムメモリ２０からの割込み終了命令（ＩＥＮＤ）をフェッチすると、次のステートで割込みコントローラ５０に対して命令コード有効信号（ＩＮＳＴ）を出力すると同時に割込み終了命令（ＩＥＮＤ）を出力する。 - 特許庁

To solve the problems of difficulty in following technology and nonconformities to improvement or elimination of components and updates of components by using a removable-CPU signal system architecture device and program as a fail-safe device for use in a railroad signal system.例文帳に追加

鉄道信号システムに用いられるフェールセーフ装置をＣＰＵ脱着型の信号システムアーキテクチャの装置及びプログラムとすることで、技術追従の困難性、部品改廃、部分更新への不適合を解決する。 - 特許庁

To provide an address outputting device capable of maintaining upper level compatibility of software before/after memory expansion without requiring any change of an architecture of a CPU and sequentially making access to a divided RAM area.例文帳に追加

ＣＰＵのアーキテクチャを変更する必要がなく、メモリ拡張前後でソフトウェアの上位互換性を保ち、かつ、分離されたＲＡＭ領域に対して連続アクセスを行うことができるアドレス出力装置を提供する。 - 特許庁

To use a simple method to prevent the processing capability of a microcomputer's CPU with Harvard architecture from being reduced by a weight request output from a circuit such as a bus controller connected to an instruction bus.例文帳に追加

ハーバードアーキテクチャを有するＣＰＵを用いて構成されたマイクロコンピュータにおいて、命令側バスに接続されるバスコントローラ等の回路から出力されるウエイト要求により、ＣＰＵの処理能力が低下することを簡易な方法で防止する。 - 特許庁

This method and architecture is for a host 302 having the processing capacity of a CPU level for accessing to a nonvolatile random access memory (NVRAM) and, at least, a single controller 306 via a simple 3-wire/4-wire mechanism.例文帳に追加

本発明は、単純な３線／４線メカニズムを介して不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）と少なくとも１つのコントローラ３０６とにアクセスするためＣＰＵレベルの処理容量を具備したホスト３０２に対して方法およびアーキテクチャを提供する。 - 特許庁

Since information of different data structure can be flexibly stored on the memory 5 managed with the so-called UMA(unified memory architecture) system, it is possible to realize high-speed data structure conversion, without being affected by the limitation of a memory access boundary or imposing a large load on a CPU.例文帳に追加

所謂ＵＭＡ方式によって管理するメモリ５上に、データ構造の異なる情報をフレキシブルに格納可能であるから、メモリアクセス境界の制限を受けることな、ＣＰＵに大きな負担をかけずに高速なデータ構造変換を実現することができる。 - 特許庁

To efficiently use a 64 bit architecture especially for 32 bit and 64 bit data values in loading and storing data, and to provide a floating point instruction set for further efficiently interfacing with a CPU in comparing floating points.例文帳に追加

例えば、ロード及びストアする操作において、特に３２ビット及び６４ビットデータ値のために６４ビットアーキテクチャを更に能率的に利用し、同様に浮動小数点比較操作においてＣＰＵと一層能率的にインタフェースする浮動小数点命令セットが必要である。 - 特許庁

To provide a fixing device surely controlling energizing to a heating roller with a hardware architecture even when control by a software process such as a CPU is disabled when surface temperature of a heating roller becomes abnormal.例文帳に追加

加熱ローラの表面温度が異常になった場合に、ＣＰＵなどのソフトウエア処理による制御が不能になったときでも、ハードウエア的な構成で加熱ローラへの通電を確実に制御することができる定着装置及び該定着装置を備える画像形成装置を提供する。 - 特許庁

Prior to the financial transactions the financial account holder initiates an authentication session with financial institution back office by accessing its central processing unit (CPU) and a database (DB) installed in the back office of the financial institutions, which are assigned to an embedded privacy and security layer (EPSL) architecture having automated "clock controlled" AAA sessions.例文帳に追加

金融取引の前に、金融口座保持者は、専用通信回線を利用して、自動化された「クロック制御」ＡＡＡセッションをもつ組み込み式プライバシー＆セキュリティ・レイヤ（ＥＰＳＬ）アーキテクチャに配置された金融機関事務部門中央処理装置（ＣＰＵ）及びデータベース（ｄＢ）にアクセスすることにより、金融機関事務部門と認証セッションを開始する。 - 特許庁

例文

Before making a financial transaction, the financial account holder starts an authentication session with a financial agency business department by gaining access to a financial agency business department central processor (CPU) and a DB, arranged in the embedded privacy and security layer(EPSL) architecture having an automated 'clock control' AAA session, via a dedicated communication network.例文帳に追加