weblio英語例文検索 (original) (raw)
TR 4の部分一致の例文一覧と使い方
該当件数 : 136件
例文
The on/off control signal received by the receivers 4-9 on/off controls six IGBTs/Tr(UP), Tr(VP), Tr(WP), Tr(UN), Tr(VN), and Tr(WN) in an inverter circuit 10.例文帳に追加
受信器４，…，９によって受信されたオンオフ制御信号により、インバータ回路１０の中の６個のＩＧＢＴ・Tr(UP),Tr(VP),Tr(WP),Tr(UN),Tr(VN),Tr(WN)が、それぞれ、オンオフ制御される。 - 特許庁
Accompanying the on operation of the transistor Tr 3, the transistor Tr 4 is turned on and the transistor Tr 4 is turned off.例文帳に追加
トランジスタＴr3のオン動作に伴い、トランジスタＴr4がオンされ、トランジスタＴr5はオフされる。 - 特許庁
IEC/TR 62726 started to be developed by IEC/TC 111/WG 4, 例文帳に追加
IEC/TR 62726の開発がIEC（国際電気標準会議）/TC 111/WG 4の下で開始された - 経済産業省
Differential transistors TR 4, TR 5 in pairs are connected to the constant current transistor TR 3, a resistor R3 is provided between the collector of the transistor TR 4 and the power supply VCC, and the base of an output transistor TR 6 is connected to the connecting point of the resistor R3 and the transistor TR 4.例文帳に追加
定電流トランジスタＴｒ３には、一対の差動トランジスタＴｒ４、Ｔｒ５が接続されており、トランジスタＴｒ４のと電源ＶＣＣの間には抵抗Ｒ３が設けられ、この抵抗Ｒ３とトランジスタＴｒ４の接続点に出力トランジスタＴｒ６のベースが接続されている。 - 特許庁
例文
An N-channel TR source voltage control circuit (5) controls the gate voltage of a lower-stage N-channel TR source voltage bias TR (4), to be replaced by a drain voltage of the N-channel TR source voltage bias TR (4) or a power supply voltage.例文帳に追加
Ｎチャネルトランジスタソース電圧制御回路（５）は、下段のＮチャネルトランジスタソース電圧バイアストランジスタ（４）のゲート電圧を、Ｎチャネルトランジスタソース電圧バイアストランジスタ（４）のドレイン電圧または電源電圧に繋ぎ換えるコントロールを行う。 - 特許庁
例文
A switching TR 6 has one end connected to the drain and gate of the TR 4.例文帳に追加
また、トランジスタ４のドレイン及びゲートに一端が接続されたスイッチ用トランジスタ６が設けられている。 - 特許庁
A deep N-well 4 is formed in a memory cell Tr 50 region of a semiconductor substrate 1.例文帳に追加
半導体基板1のメモリセルTr50領域には、ディーフ゜Nウェル4が形成されている。 - 特許庁
Further, the amplifier is provided with a TR Q1 connected to the emitter of the TR Q3 and the emitter resistance R3 and a TR Q2 which is connected to the emitter of the TR Q6 and the emitter resistance 4.例文帳に追加
また、トランジスタＱ３のエミッタ及びエミッタ抵抗Ｒ３に接続されたトランジスタＱ１及びトランジスタＱ６のエミッタ及びエミッタ抵抗４に接続されたトランジスタＱ２が設けられている。 - 特許庁
A MOS transistor(TR) 3 has its gate connected to the output terminal of the inverter 1 and a MOS TR 4 has its gate connected to the output terminal of the inverter 2.例文帳に追加
ＭＯＳトランジスタ3はゲートがインバータ１の出力端子と接続されＭＯＳトランジスタ4はゲートがインバータ２の出力端子と接続されている。 - 特許庁
例文
In a noise elimination circuit 4, a transistor(TR) Q6 is made conductive at application of power, and a TR Q5 is nonconductive.例文帳に追加
ノイズ除去回路４は、電源がオン状態のときには、トランジスタＱ６がオン状態となり、トランジスタＱ５はオフ状態となる。 - 特許庁
例文
This output circuit comprises P channel transistors(TR) 3, 4, and 5 and N channel TRs 6, 7, and 8; and the gates and drains of the P channel TR 4 and N channel TR 7 are connected and signals are inputted to the P channel TR 5 and N channel TR 8 through a delay circuit 9 and a delay circuit 10 respectively.例文帳に追加
Ｐチャネルトランジスタ３，４，５およびＮチャネルトランジスタ６，７，８から成る出力回路において、Ｐチャネルトランジスタ４およびＮチャネルトランジスタ７についてそのゲートとドレインとが接続され、Ｐチャネルトランジスタ５およびＮチャネルトランジスタ８にはそれぞれ遅延回路９および遅延回路１０を介して信号が入力される。 - 特許庁
An OFF improvement means 10 comprising a 3rd TR 11, a Zener diode 12, a current limit resistor 13, and a capacitor 14 is provided between a 1st TR 1 and a 2nd TR 4.例文帳に追加
第１のトランジスタ１と第２のトランジスタ４の間に第３のトランジスタ１１と、ツェナーダイオード１２と、電流制限抵抗１３と、コンデンサ１４によるＯＦＦ改善手段１０を設ける。 - 特許庁
A differential pair 3 connected to a constant current source 4 consists of a 1st PMOS TR 1 and a 2nd PMOS TR 20 whose gate threshold voltage is higher than that of the TR 1.例文帳に追加
定電流源４に接続された差動対３は、第１のＰＭＯＳ型トランジスタ１及びこれよりゲートしきい値電圧が大きな値の第２のＰＭＯＳ型トランジスタ２０より成る。 - 特許庁
Current flowing through a TR 4 from its collector to its emitter activates a drive circuit 5 to apply a voltage across a Zener diode 6 to apply a constant voltage to the emitter of the TR 4.例文帳に追加
トランジスタ４のコレクタからエミッタに電流が流れた場合、駆動回路５が動作しツェナーダイオード６に電圧をかけトランジスタ４のエミッタ側を定電圧にする。 - 特許庁
Further, a transistor(TR) 4 has its drain and gate connected to the resistance 3.例文帳に追加
また、抵抗３にドレイン及びゲートが接続されたトランジスタ４が設けられている。 - 特許庁
The amplifying circuit has a transistor Tr 2 for converting the photocurrent signal Id into a voltage, transistors Tr 3, Tr 4 for voltage amplification, and a transistor Tr 5 for current amplification, all of which are formed of a-Si TFTs.例文帳に追加
この増幅回路は、光電流信号Ｉｄを電圧に変換するトランジスタＴｒ２と、電圧増幅を行うトランジスタＴｒ３、Ｔｒ４と電流増幅を行うトランジスタＴｒ５とを有し、何れもａ−Ｓｉ ＴＦＴから構成されている。 - 特許庁
An N-MOS TR 4 is turned off when the level of the input signal is the power supply level, and the TR 4 acts like a discharge current source that is controlled by a discharge current control circuit 2 when the input signal is at a ground GND level.例文帳に追加
一方、N-MOSトランジスタ４は、入力信号が電源レベルの時はオフになり、GNDレベルの時、放電電流制御回路２により制御される放電電流源として動作する。 - 特許庁
A gate of a P-channel MOS transistor (TR) 3 and a gate of an N-channel MOS TR 4 are respectively connected to the output terminal of the output CMOS inverter 2.例文帳に追加
出力ＣＭＯＳインバータ２の出力端子には、ＰチャネルＭＯＳトランジスタ３およびＮチャネルＭＯＳトランジスタ４のゲートがそれぞれ接続されている。 - 特許庁
Such droplets do not fill trenches TR formed in high aspect ratio in the wafer W but clog respective openings of the trenches TR (figure 4 (a)).例文帳に追加
このようなドロップレットＤＬは、基板Ｗ上に高アスペクト比で形成された溝ＴＲを埋めることなく、溝ＴＲの開口を塞ぐ（図４（ａ））。 - 特許庁
A film thickness (tR) of the red phosphorescent light emitting layer 4 and a film thickness (tG) of the green phosphorescent light emitting layer 5 satisfy a relation of 5×(tR)≤(tG).例文帳に追加
前記赤色リン光発光層４の膜厚（ｔＲ）と前記緑色リン光発光層５の膜厚（ｔＧ）とが５×（ｔＲ）≦（ｔＧ）の関係にある。 - 特許庁
When a trailing part of a pulse signal T is given to a base of the 2nd TR 4, the 2nd TR 4 is nonconductive and a voltage having been charged in the capacitor 14 is discharged in a direction from a base of the 3rd TR 11 to its emitter, a 2nd resistor 3 and the capacitor 14, and the 3rd TR 11 is conductive.例文帳に追加
第２のトランジスタ４のベースにパルス信号Ｔの立ち下がりが入力すると、第２のトランジスタ４がＯＦＦし、コンデンサ１４に充電されていた電圧は、第３のトランジスタ１１のベースからエミッタ、第２の抵抗３、コンデンサ１４の方向に放電を行い、第３のトランジスタ１１がＯＮする。 - 特許庁
A transistor(TR) 4 is inserted between the drain electrode of the MOSFET 3 and the gate electrode of the MOSFET 1.例文帳に追加
MOSFET３のドレイン電極とMOSFET１のゲート電極との間には、トランジスタ４が介挿されている。 - 特許庁
The constant voltage circuit 4 comprises a power transistor TR connected in series with a 36 V battery 3, and a constant voltage diode D2 connected with the base of the power transistor TR.例文帳に追加
定電圧回路４は、３６Ｖのバッテリ３に直列接続されたパワートランジスタＴＲと、パワートランジスタＴＲのベースに接続された定電圧ダイオードＤ２とを有する。 - 特許庁
Furthermore, the main current path of a 4-th TR 214 of the same conductivity type and whose gate is connected to the 2nd signal line 302 is connected to a gate of the 2nd TR 212.例文帳に追加
また、第２のトランジスタ２１２のゲートには、同じ導電型でゲートが第２の信号ライン３０２に接続された第４のトランジスタ２１４の主電流路を接続する。 - 特許庁
A constant current Ib1 supplied from a constant current source 8 is distributed to a TR 4 and a resistive element 5.例文帳に追加
定電流源８が供給する一定の電流Ib1は、トランジスタ４と抵抗素子５とに分流する。 - 特許庁
In this case, when a voltage of an audio input B is higher than Vcc/2, a TR Q1 of the amplifier 3 is operated and a current in response to the voltage flows through a power supply Vcc, the TR Q1, a speaker 4, a TR Q4 and ground.例文帳に追加
この場合にオーディオ入力Ｂの電圧がＶＣＣ／２より大きければ増巾器３のトランジスタＱ１が動作し、この電圧に応じた電流が電源ＶＣＣ、トランジスタＱ１、スピーカ４、トランジスタＱ４、グランドへと流れる。 - 特許庁
A TR turned ON/OFF by an output of an inverter 14 is a TR T14 remoter from the ground terminal 6 in TRs 14, 15 connected in series between an output terminal 2 and the ground terminal 6 and a TR whose gate is connected to a reference voltage input terminal 4 is the TR 15 connected to the ground terminal 6.例文帳に追加
出力端子２と接地端子６との間に直列接続されるトランジスタＴ１４とＴ１５の内、インバータＩ４の出力によりオン／オフするトランジスタを接地端子６から遠い側のＴ１４とし、基準電圧入力端子４がゲートに接続されるトランジスタを接地端子６の側のＴ１５とする。 - 特許庁
A 2nd conductivity type 3rd CMOS TR 6 is connected between an output terminal 4 of this buffer circuit and ground.例文帳に追加
このバッファ回路の出力端子とグランド間に第２導電型の第３のＭＯＳトランジスタが接続されている。 - 特許庁
The node (e) goes to a low level, the TR 4 is turned on, the node (d) approaches a high level and the node (e) goes to a low level.例文帳に追加
ノードｅはローレベルになりトランジスタ４がＯＮし、ノードｄがハイレベルに近づき、ノードｅがローレベルとなる。 - 特許庁
A drain of a transistor TR 5 is connected to a high level Vcc 3 higher than a threshold voltage of the transistor TR 4, a source is connected to the node D, and a gate is connected to the input node C.例文帳に追加
トランジスタＴｒ５は、ドレインがトランジスタＴｒ４の閾電圧より高い高電位Ｖｃｃ３に接続し、ソースがノードＤに接続し、ゲートが入力ノードＣに接続している。 - 特許庁
The memory cell 2 is provided at the position where the bit line pair 4/5 intersect the word line 3 and includes a first transistor (first Tr) 6, a second transistor (second Tr) 16 and a magnetic resistance element 7.例文帳に追加
メモリセル２は、ビット線対４・５とワード線３とが交差する位置に設けられ、第１トランジスタ（第１Ｔｒ）６と第２トランジスタ（第２Ｔｒ）１６と磁気抵抗素子７とを含む。 - 特許庁
Since a pump-up switch use MOS transistor(TR) 4 is conductive for the scanning period Tt', a current flows through a path of a diode D3 connected between a source and a drain of a drive MOS TR 12, a pump-up capacitor C3, the TR 4, and a ground line to absorb the counter electromotive force Va at a power supply side.例文帳に追加
走査期間Ｔｔ’中、ポンプアップスイッチ用ＭＯＳトランジスタＴＲ４はオンしているために、駆動用ＭＯＳトランジスタＴＲ１のソースドレイン間に接続されたダイオードＤ３→ポンプアップ用コンデンサＣ３→ＴＲ４→接地線、という経路で電流が流れ、電源側の逆起電圧Ｖaが吸収される。 - 特許庁
(4) ε dot 0 and Ω at the time when remaining life prediction is started are detected on the basis of the curve B to substituted their values in an expression and compute remaining life (tr).例文帳に追加
4：曲線Ｂから、余寿命予測の開始時点でのεドット０とΩを見出し、それらの値を式に代入して、余寿命（ｔｒ）を算出する。 - 特許庁
The vibrator 1-1 is connected to the output part of a driving circuit 3-1 and the input part of a TR switch 4-1.例文帳に追加
振動子１−１は、駆動回路３−１の出力部とＴＲスイッチ４−１の入力部に接続される。 - 特許庁
The ventilator/drier 2 detects the temperature Tr in the bathroom 1 by means of its internal room temperature sensor 3 and the detected temperature Tr is sent to the heat source machine 4 through the communication line 7.例文帳に追加
浴室換気乾燥機２は、内部の室温センサ３によって浴室１内の温度Ｔｒを検知しており、検知した室温Ｔｒは通信線７を通じて給湯熱源機４へ送られる。 - 特許庁
When the disk lid is opened, a detecting switch 4 turns off, thereby impressing an L level through a diode D1 and a resistor R2 to the base of a TR 11 and the TR 11 goes off.例文帳に追加
ディスク蓋が開けられると、検出スイッチ４がオフ状態となることによって、Ｌレベルが、ダイオードＤ_1および抵抗Ｒ_2を介して、トランジスタ１１のベースに印加され、トランジスタ１１はオフ状態となる。 - 特許庁
In this ripple filter circuit, a connecting point between a resistor 4 and a capacitor 5 is connected to a base of an NPN transistor(TR) 6, and an emitter of the NPN TR 6 is connected to a constant current source 8 via a resistor 7.例文帳に追加
リップルフィルタ回路は、抵抗４とコンデンサ５の接続点とＮＰＮトランジスタ６のベースを接続し、ＮＰＮトランジスタ６のエミッタから抵抗７を介して定電流源８に接続する。 - 特許庁
A second Tr chip (4) having the second Tr and a first D chip (3) having the first FD are arranged onto the output potential surface, at least two sides of the output potential surface are put adjacent to a negative potential surface (7), and the second Tr chip and the first D chip are connected to the negative potential surface through conductors (10, 11).例文帳に追加
第２Ｔｒを持つ第２Ｔｒチップ（４）と、第１ＦＤを持つ第１Ｄチップ（３）を出力電位面上に配置し、出力電位面の少なくとも２つの側辺を負電位面（７）に隣接させ、第２Ｔｒチップと第１Ｄチップを導線（１０、１１）で負電位面と接続する。 - 特許庁
A reference voltage terminal 2 of a reference power supply section 4 is connected to an emitter of a 1st NPN transistor(TR) Q1, and a base and a collector of the 1st NPN TR Q1, a base of a 2nd NPN TR Q2 and one terminal of a 1st resistor R1 are connected together.例文帳に追加
基準電源部４の基準電圧端子２と第１のＮＰＮ型トランジスタＱ１のエミッタを接続して、さらに第１のＮＰＮ型トランジスタＱ１のベースとコレクタおよび第２のＮＰＮ型トランジスタＱ２のベース、並びに第１の抵抗Ｒ１の一端とを接続する。 - 特許庁
If Tr.10 newly starts pronunciation under conditions that six channels have been occupied, Ch.5, which is occupied by Tr.4 and in which, for example, a largest amount of time has passed after starting pronunciation and ADSR level is lowest, is released and occupied by Tr.10.例文帳に追加
すでに６つのチャンネルが占有されている状態で、新たにＴｒ．１０が発音開始となると、例えば、発音開始からの時間が最も長く、ＡＤＳＲレベルが最低となっているＴｒ．４が占有しているＣｈ．５が解放され、Ｔｒ．１０がこれを占有することとなる。 - 特許庁
Driving circuits 6, 7 and 8 are made to drive the respective CCD 3, 4 and 5 according to driving signals corresponding to the calculated exposure time tr, tg and tb.例文帳に追加
駆動回路６，７，８に、計算された露光時間ｔｒ，ｔｇ，ｔｂに応じた駆動信号により各ＣＣＤ３，４，５を駆動させる。 - 特許庁
The connection signal line 6-1 is connected to the input part of the driving circuit 3-1 and the output part of the TR switch 4-1.例文帳に追加
接続信号線６−１は、駆動回路３−１の入力部とＴＲスイッチ４−１の出力部に接続される。 - 特許庁
The connecting signal line 6-1 is connected to an input part of the driving circuit 3-1 and an output part of the TR switch 4-1.例文帳に追加
接続信号線６−１は、駆動回路３−１の入力部とＴＲスイッチ４−１の出力部に接続される。 - 特許庁
This weight inspection device 1 is equipped with the measuring section 4 having a measuring conveyor 40 for conveying the inspection object TR, for measuring the weight of the inspection object TR conveyed on the measuring conveyor 40; and a pair of rail-like members 50 extending along the conveyance direction of the inspection object TR, to which the measuring section 4 is fixed so that the position can be altered.例文帳に追加
重量検査装置１は、被検査物ＴＲを搬送する計量コンベア４０を有し、当該計量コンベア４０で搬送される被検査物ＴＲの重量を測定する計量部４と、被検査物ＴＲの搬送方向に沿って延在するとともに、計量部４が位置変更可能に取り付けられた一対のレール状部材５０とを備える。 - 特許庁
Since the element 4 is conductive when the element 4 receives near infrared rays and the Tr 5 is also conductive, a power supply voltage VO appears at the plus terminal P3 of an output.例文帳に追加
受光素子４は近赤外線を受光しているときには導通し、Ｔｒ５も導通するので、出力のプラス側端子Ｐ_3 には電源電圧Ｖ_0 が現れる。 - 特許庁
A level shift circuit 4 consisting of a TR Q3 whose drain and source are short-circuited is connected between the sources of the TRs Q1, Q2 and the source of the TR Q1 is connected to a prescribed connection terminal 3 of the current mirror circuit.例文帳に追加
トランジスタＱ１とＱ２の各ソース間に、ドレイン、ソース間を短絡したトランジスタＱ３よりなるレベルシフト回路４を接続し、一方のトランジスタＱ１のソースはカレントミラー回路の所定の接続端子３に接続する。 - 特許庁
Both the capacitors 3, 8 are allowed to discharge by turning on the TR 4 again after the lapse of prescribed time from the OFF of the TR 4 and connecting a data liner 6 to an integrator 10 and discharged charge amount is detected by the integrator 10.例文帳に追加
スイッチングトランジスタ４をオフにしてから所定時間経過後にスイッチングトランジスタ４を再びオンにし、データ線６を積分器１０に接続することにより、保持キャパシタ３及び寄生キャパシタ８を放電し、積分器１０により放電した電荷量を検出する。 - 特許庁
A constant reference voltage Va that is low as activating the MOSFET a 3 in a triode region is given to a base electrode of the TR 4.例文帳に追加
トランジスタ４のベース電極には、MOSFET３を三極管領域で動作させるほどに低い一定の参照電圧Vaが入力される。 - 特許庁
A capacitor 8 switched by a transistor(TR) 7 is provided in parallel with a capacitor 4 of an oscillation circuit employing a crystal oscillator or ceramic oscillator 2 to switch (6) the TR 7 by a modulation frequency so as to attain clock dithering.例文帳に追加
水晶発振子やセラミック発振子２を用いた発振回路のコンデンサ４と並列にトランジスタ７でスイッチされるコンデンサ８を設け、トランジスタ７を変調周波数でスイッチング６することにより、クロック・ディザリング可能となる。 - 特許庁
例文
In the power amplifier consisting of an amplifier input side matching circuit 12, a transistor(TR) chip 4, an amplifier output side matching circuit, an impedance variable circuit 15, a power supply circuit 8 supplying DC power to the TR chip 4 and an input power sensor monitoring high frequency input power, the impedance variable circuit 15 changes a load impedance of the TR depending on input power.例文帳に追加
増幅器入力側整合回路とトランジスタチップと増幅器出力側整合回路とインピーダンス可変回路とトランジスタチップに直流電力を供給する電源回路と高周波入力電力をモニタする入力電力センサとからなる電力増幅器において、インピーダンス可変回路により入力電力に応じてトランジスタの負荷インピーダンスを変化させる。 - 特許庁