weblio英語例文検索 (original) (raw)
ckを含む例文一覧と使い方
該当件数 : 432件
例文
At the point in time when the asymmetrical shared key CK is secretly shared, the interaction key IK is also already becomes calculable and a real time nature is guaranteed.例文帳に追加
非対称共通鍵ＣＫが秘密に共有された時点では、対話鍵ＩＫも既に計算可能となっており、リアルタイム性が保証される。 - 特許庁
In an address generation circuit 11, clock signals ck are counted, and outputs addresses a11 in an order set at random on the basis of the counted value.例文帳に追加
アドレス発生回路１１でクロック信号ｃｋがカウントされ、カウント値に基づいてアドレスａ１１が無秩序に設定された順序で出力される。 - 特許庁
In a sense amplifier circuit, a sense amplifier unit 11 is designed to amplify a differential voltage between two input signals DB, DT each having a reverse-phase relation, in response to synchronization signal CK.例文帳に追加
センスアンプ部１１は、逆相関係にある２つの入力信号ＤＢ，ＤＴの差動電圧を同期信号ＣＫに応答して増幅する。 - 特許庁
The first RC circuit R1, C1 is connected to the intermediate point of the half bridge inverter, and the second RC circuit R2, C2 to the half bridge condenser CK.例文帳に追加
第１ＲＣ回路（Ｒ１，Ｃ１）はハーフブリッジインバータの中間接続点に接続され、第２ＲＣ回路（Ｒ２，Ｃ２）はハーフブリッジコンデンサ（ＣＫ）に接続されている。 - 特許庁
例文
These kernels are provided as a courtesy only and the various patch sets are not supported by the Gentoo team.例文帳に追加
これらのカーネルはお好みで選択できるように提供されていますが、Gentooチームによってサポートされているわけではありません。 ck-sourcesはConKolivas氏のカーネルパッチセットです。 - Gentoo Linux
例文
When a selection signal SE of the selector 2 is "1", the flip-flop 1 inputs the external input data value Din and takes it in at a leading edge of the clock CK.例文帳に追加
フリップフロップ１は、セレクタ３の選択信号ＳＥが“１”の場合、外部入力データ値Ｄinを入力し、クロックＣＫの立ち上がりエッジで取り込む。 - 特許庁
A sensor drive circuit 2 outputs a start pulse Ps to drive a line sensor 3 for a prescribed scanning period and a clock Ck to read data from each pixel.例文帳に追加
センサ駆動回路２は、ラインセンサ３を所定の走査周期で駆動するためのスタートパルスＰｓと、各画素からデータを読み出すためのクロックＣｋを出力する。 - 特許庁
The circuit 14 detects the stoppage of the clock CK and outputs an analog circuit control signal S2 for stopping the analog circuit 2.例文帳に追加
クロック停止検出回路１４は、クロックＣＫの停止を検出してアナログ回路２の動作を停止させるアナログ回路制御信号Ｓ２を出力する。 - 特許庁
On the basis of the multiframe number, the VC-2 demapping part 203 forms seven divided data Ck and sends the data to a P/S part 204, which regenerates the intermediate frame data IFD2.例文帳に追加
ＶＣ−２デマッピング部２０３は網内遅延識別用マルチフレーム番号をもとに７つの分割データＣｋを生成しＰ／Ｓ部２０４へ送る。 - 特許庁
例文
A timer circuit 52 counts the clock signal CK and generates a timing signal Stm which has a predetermined level each time a predetermined unit transition time Tu elapses.例文帳に追加
タイマ回路５２は、クロック信号ＣＫをカウントし、所定の単位遷移時間Ｔｕが経過するごとに所定レベルとなるタイミング信号Ｓｔｍを生成する。 - 特許庁
例文
A clock control circuit 30 receives a clock signal CK and sets the activation circuit 20 to a conduction state, for a predetermined period starting from an edge timing of the clock signal.例文帳に追加
クロック制御回路３０は、クロック信号ＣＫを受け、そのエッジのタイミングから所定の期間の間、活性化回路２０を導通状態に設定する。 - 特許庁
The high side switch (53) is OFF controlled by being output the signal (CK) from the timer (55), and being output the signal (A) from the comparator (51).例文帳に追加
ハイサイドスイッチ（５３）は、タイマー（５５）から信号（ＣＫ）が出力され、かつ、比較器（５１）から信号（Ａ）が出力されることによってオフ制御される。 - 特許庁
The circuit 23 inputs the signal CK and outputs the output data TXD of effective data with a predetermined timing when the data output condition is enabled.例文帳に追加
回路２３は、信号ＣＫを入力してデータ出力条件がイネーブルになると所定のタイミングで有効データの出力データＴＸＤを出力する。 - 特許庁
A 1st timing clock CK-E, a 1st write enable signal WE-E and a 1st address AD-E are supplied to the 1st memory circuit 20.例文帳に追加
第１のメモリ回路２０に対して、第１のタイミングクロックＣＫ−Ｅ、第１のライトイネーブル信号ＷＥ−Ｅ及び第１のアドレスＡＤ−Ｅを供給する。 - 特許庁
A user gate part 99 outputs an operation start signal K to set on a switch 75, which in turn causes a TCXO 91 to output a clock ck.例文帳に追加
ユーザゲート部９９から動作開始信号Ｋが出力され、スイッチ７５がオン状態となってＴＣＸＯ９１からクロックｃｋが出力される。 - 特許庁
A reference clock signal CK has its frequency divided by a D latch 10 to generate a frequency-divided clock signal CK1, and a D latch 11 having the opposite edge polarity to that of the D latch 10 generates a phase- shifted clock signal CK2 which is 90° out of phase by dividing the frequency of the reference clock signal CK.例文帳に追加
基準クロック信号ＣＫをＤラッチ１０により分周することで分周クロック信号ＣＫ１を生成し、Ｄラッチ１０とはエッジの極性が逆のＤラッチ１１によって基準クロック信号ＣＫを分周することで、位相が９０度異なる移相クロック信号ＣＫ２を生成する。 - 特許庁
To dilute lubricating oil in a crankcase CK by scraping injected fuel adhered on an inner wall of a combustion chamber 16 using a piston 30 into the crankcase CK when injecting fuel for regeneration control of a DPF 38a by a fuel injection valve 20 into the fuel chamber 16.例文帳に追加
ＤＰＦ３８ａの再生制御のための燃料を燃料噴射弁２０によって燃焼室１６に噴射する場合、噴射された燃料が燃焼室１６の内壁に付着し、これがピストン３０によってクランクケースＣＫに掻き落とされることで、クランクケースＣＫ内の潤滑油が希釈されること。 - 特許庁
A circuit for lighting a discharge lamp comprises a half bridge inverter T1, T2, A followed by a load circuit LD, CR, half bridge condenser CK, and monitoring circuit for monitoring a voltage drop of the half bridge condenser CK generated by a rectifying effect in the discharge lamp LP.例文帳に追加
放電ランプの点灯回路装置は、負荷回路（ＬＤ，ＣＲ）が後置接続されているハーフブリッジインバータ（Ｔ１，Ｔ２，Ａ）と、ハーフブリッジコンデンサ（ＣＫ）と、放電ランプ（ＬＰ）内に整流作用が発生することによって生ぜしめられるハーフブリッジコンデンサ（ＣＫ）での電圧降下の変化を監視する監視回路とを備えている。 - 特許庁
Since a reference clock generation unit 6 generates the reference clock signal CK corresponding to the m/z of target ions under control of a control unit 30, frequency of the reference clock signal CK changes as the m/z of target ions changes, and frequency of the rectangular wave voltage and center frequency of the notch of FNF signal also change at the same ratio.例文帳に追加
基準クロック発生部６は制御部３０の制御の下に、目的イオンのm/zに応じた周波数の基準クロック信号ＣＫを生成するため、目的イオンのm/zが変わると基準クロック信号ＣＫの周波数が変化し、同じ比率で矩形波電圧の周波数、ＦＮＦ信号のノッチの中心周波数も変化する。 - 特許庁
On the other hand, to generate an operation clock CK synchronized with the output clock of the FM detecting PLL circuit 8, a PL circuit 9 using 138 MHzVCO is provided, and a signal processing circuit 10 outputs a writing signal in synchronization with the operation clock CK generated by the PLL circuit 9.例文帳に追加
一方ＦＭ検波ＰＬＬ回路８の出力クロックに同期した動作クロックＣＫを生成するため、１３８ＭＨｚＶＣＯを用いたＰＬＬ回路９が設けられ、信号処理回路１０はこのＰＬＬ回路９により生成される動作クロックＣＫに同期して書込み信号を出力する。 - 特許庁
A PLL circuit 9 using a 138-MHz voltage-controlled oscillator is arranged in order to generate an operating clock CK synchronized with the output clock of the FM detection PLL circuit 8, and a signal processing circuit 10 outputs a write signal synchronizing with the operating clock CK generated by the PLL circuit 9.例文帳に追加
一方ＦＭ検波ＰＬＬ回路８の出力クロックに同期した動作クロックＣＫを生成するため、１３８ＭＨｚＶＣＯを用いたＰＬＬ回路９が設けられ、信号処理回路１０はこのＰＬＬ回路９により生成される動作クロックＣＫに同期して書込み信号を出力する。 - 特許庁
A translinear circuit 3 creates, based on the control voltage VCNTL created by the DLL circuit 2, a current related to the square of the frequency of the clock signal CK.例文帳に追加
トランスリニア回路３は、ＤＬＬ回路２が生成した制御電圧ＶＣＮＴＬに基づいて、クロック信号ＣＫの周波数の２乗の関係を持つ電流を生成する。 - 特許庁
The driving signal PWM is held throughout holding time T2(ck) in timing X4 in which an object to be transported reaches the target position, then the signal is stopped in timing X5.例文帳に追加
目標位置に到達したタイミングＸ４において、保持時間Ｔ２（ｃｋ）にわたって駆動信号ＰＷＭを保持した後にタイミングＸ５にて駆動信号を停止する。 - 特許庁
Since this decision mechanism performs connection decision using a conventional power cable Cv, signal cable Ck, and terminal k, the mechanism makes a connection decision mechanism whose manufacturing cost is low.例文帳に追加
本判定機構は、従来の電源ケーブルＣｖ，信号ケーブルＣｋ，端子ｋを用いて接続判定を行うため、製造コストの安価な接続判定機構となっている。 - 特許庁
In the case of M=1, for example, as illustrated, the status of "L" of CK corresponding to a pulse of the signal Y outputted by the BRM circuit is inverted into "H".例文帳に追加
図に示すように、例えば、Ｍ＝１の場合は、ＢＲＭ回路によって出力された信号Ｙのパルスに対応するＣＫの“Ｌ”の状態を反転して“Ｈ”にする。 - 特許庁
By this setup, the leakage component of the clock CK leaking out through the differential transistors Tr11 to Tr14 is removed by the resistors R5 to R8 to stabilize the frequency dividing operation.例文帳に追加
これによって、差動トランジスタＴｒ１１〜Ｔｒ１４を介し漏れ出るクロックの漏れ成分を抵抗Ｒ５〜Ｒ８により除去して、分周動作を安定化する。 - 特許庁
Redundancy decision circuits 146, 246 operate in response to the output timing ϕ 440 from a third stage flip-flop operating with a clock CK synchronous with a rising edge (0).例文帳に追加
最終のデータの取り込みが行われる前のタイミングで、アドレスと冗長アドレスとの比較を行い一致・不一致の判定を行う冗長判定回路の動作を開始する。 - 特許庁
Further, the digital streams (N, R) and the clock signal (Ck) are supplied to a 2nd circuit (DC1), and the 2nd circuit outputs a digital data stream (O) directed to a write head.例文帳に追加
更に、該デジタルストリーム（Ｎ，Ｒ）及びクロック信号（Ｃｋ）を第二回路（ＤＣ１）へ供給し、該第二回路は書込みヘッドへ指向されるデジタルデータストリーム（Ｏ）を出力する。 - 特許庁
The shift register unit 22 receives a clock signal CK and at least one input image signal of S_11, S_12 or S_13, and generates an output image signal.例文帳に追加
シフトレジスタユニット２２はクロック信号ＣＫ及び少なくとも１個の入力映像信号Ｓ_１１、Ｓ_１２、Ｓ_１３を受信して、出力映像信号を発生させる。 - 特許庁
A potential of a node CKD passing a clock signal CK through two inverter circuits INV1, INV2 is controlled to said AND/OR inverter circuit AOI2 as a control signal.例文帳に追加
このアンドオアインバータ回路ＡＯＩ２には、クロック信号ＣＫを２個のインバータ回路ＩＮＶ１、ＩＮＶ２を経たノードＣＫＤの電位が制御信号として入力される。 - 特許庁
In the output period of a clock signal CK of M clocks (M: a positive integer), an enable signal EN1 having a period of N clocks (N: a positive integer, and N<M) is generated.例文帳に追加
Ｍクロック数分（Ｍ：正整数）のクロック信号ＣＫの出力期間中に、Ｎクロック数分（Ｎ：正整数、但しＮ＜Ｍ）の期間のイネーブル信号ＥＮ１を生成する。 - 特許庁
In such a way the address signal Ai read from synchronized part 10 by synchronizing with clock signal CK is retained in FF 24 and 25 according to the timing of address entrapment permission signal EN.例文帳に追加
これにより、シンクロナイズ部１０でクロック信号ＣＫに同期して読み取られたアドレス信号Ａｉが、アドレス取込信号ＥＮのタイミングに従ってＦＦ２４，２５に保持される。 - 特許庁
A phase detector 6 detects the sampling phase of a personal computer signal that is sampled from the clock CK and generates a phase control signal when it deviates from a right phase.例文帳に追加
位相検出器６は、クロックＣＫによりサンプリングされたパソコン信号のサンプリング位相を検出し、正しい位相よりずれているときに位相制御信号を発生する。 - 特許庁
When an enable signal WE is given to the FF 51 to 53, the internal signals SA to SC are maintained in FF 51 to 53 at the timing of rise of clock signal CK.例文帳に追加
ＦＦ５１〜５３にイネーブル信号ＷＥが与えられると、内部信号ＳＡ〜ＳＣはクロック信号ＣＫの立ち上がりのタイミングでＦＦ５１〜５３に保持される。 - 特許庁
Clock signals inverted from each other are input to ck terminals of two 32-bit DRAMs 80 and 90 wired OR-connected to a data bus of 32-bit width.例文帳に追加
３２ｂｉｔ幅のデータバスにワイヤードオア接続された２つの３２ｂｉｔのＤＲＡＭ８０，９０のｃｋ端子には、互いに反転したクロック信号が入力されている。 - 特許庁
When the standby mode signal RET is L (the standby mode), a clock signal C01 is maintained as H and a clock signal C02 is maintained as L irrespective of the HL of the clock signal CK.例文帳に追加
スタンバイモード信号ＲＥＴがＬである場合（待機モード）に、クロック信号ＣＫのＨＬに関わらず、クロック信号Ｃ０１がＨ、クロック信号Ｃ０２がＬに保たれる。 - 特許庁
When the clock signal CK is stopped, the output signal S3 is fixed at an 'L' level, and the capacitor 7 is charged to bring the detection signal OUT at the output terminal 8 to an 'H' level.例文帳に追加
クロック信号ＣＫが停止すると、出力信号Ｓ３は“Ｌ”に固定され、キャパシタ７は充電されて出力端子８の検出信号ＯＵＴは“Ｈ”になる。 - 特許庁
A part of a gear supporting part 19M of a wiping device is fitted and inserted into an L-shaped stopper member F which is provided on a side surface CKb of a mounting case CK.例文帳に追加
また、ワイピング装置のギヤ支持部１９Ｍの一部が、取り付けケースＣＫの側面ＣＫｂに設けられたＬ字状のストッパ部材Ｆに嵌挿されるようにした。 - 特許庁
The clock input terminal CK of each of the D flip-flops FP1 to FP3 is connected to a clock terminal 26, and a reset terminal R is also connected to a switching signal terminal 24.例文帳に追加
各ＤフリップフロップＦＰ１〜ＦＰ３のクロック入力端子ＣＫをクロック端子２６と接続すると共にリセット端子Ｒを切替信号端子２４と接続する。 - 特許庁
A sampling clock signal is presented to a digitally adjustable phase displacement 12 beforehand with respect to sampling 14, and an "auxiliary sampling clock signal"CK<1:8> is generated.例文帳に追加
サンプリングクロック信号はサンプリング１４に対して、前もってデジタル的に調節可能な位相変位１２へ露呈され、「補助サンプリングクロック信号」ＣＫ＜１：８＞が発生する。 - 特許庁
A detection circuit 24 detects signals CK, ICK supplied from the control device 1 to the nodes A, B respectively and outputs a voltage signal Vsig.例文帳に追加
また、コントロール装置１から接点Ａ，Ｂにそれぞれ供給された信号ＣＫ，ＩＣＫを検波し、電圧信号Ｖｓｉｇを出力する検波回路２４を設ける。 - 特許庁
The input latch circuit 21 fetches the display data DR, DG, DB in synchronism with both rising and falling of the clock signal CK.例文帳に追加
入力ラッチ回路２１は、表示データＤＲ、ＤＧ、ＤＢをクロック信号ＣＫの立ち上がりと立ち下がりの両タイミングで同期を取って取り込むようになっている。 - 特許庁
The switching power supply 1 performs a switching operation using the switch SW1 in response to a clock signal CK generated by either the oscillating circuit 16 or the timer circuit 17.例文帳に追加
スイッチング電源１は、スイッチＳＷ１により発振回路１６または計時回路１７のいずれか一方から発せられるクロック信号ＣＫにより、スイッチング動作を行なう。 - 特許庁
A driver circuit 30 turns off a switching transistor M1 when the off signal Soff is brought to the high level and turns on the switching transistor M1 when a clock signal CK transitions to the high level.例文帳に追加
ドライバ回路３０は、オフ信号Ｓｏｆｆがハイレベルとなると、スイッチングトランジスタＭ１をオフし、クロック信号ＣＫがハイレベルに遷移すると、スイッチングトランジスタＭ１をオンする。 - 特許庁
The clock signal that is asynchronous with the measured signal M but has a constant period of a clock signal CK is generated, and an interpolation signal fm is generated in the clock period Tck.例文帳に追加
被測定信号Ｍとは非同期であるが、一定周期のクロック信号ＣＫを発生させるとともに、そのクロック周期Ｔｃｋで補間信号ｆｍを発生する。 - 特許庁
The display part 1A of a display panel 1 is driven by the driving signals of clock signals CK and display signals R, G and B, etc., supplied from a driving LSI 40.例文帳に追加
表示パネル１の表示部１Ａは、駆動ＬＳＩ４０から供給されるクロック信号ＣＫ及び表示信号Ｒ，Ｇ，Ｂ等の駆動信号によって駆動される。 - 特許庁
An averaging processing unit 24 applies averaging processing to the acquired waveform information to eliminate a random noise jitter component of the data signal Dr to be measured and the clock signal CK.例文帳に追加
平均化手段２４は、取得された波形情報を平均化処理してクロック信号ＣＫと被測定データ信号Ｄｒのランダムノイズ性のジッタ成分を除去する。 - 特許庁
For example, configuration constituted of a data fetching part BF which fetches a data input signal Din by differential amplifier configuration when a clock signal CK is at an 'H' level and a latch part LT which latches a data output signal Dout from the BF when the CK is at the 'L' level is provided with a gain control part GCTL and common node control part CMNCTL.例文帳に追加
例えば、クロック信号ＣＫが‘Ｈ’レベルの際に差動アンプ構成でデータ入力信号Ｄｉｎの取り込みを行うデータ取り込み部ＢＦと、ＣＫが‘Ｌ’レベルの際にＢＦからのデータ出力信号Ｄｏｕｔをラッチするラッチ部ＬＴからなる構成に対し、ゲイン制御部ＧＣＴＬとコモンノード制御部ＣＭＮＣＴＬを設ける。 - 特許庁
The crushed empty-can classification apparatus 10 has a magnetic separation part 12 for separating the carbonized raw chip CM into a magnetic carbonized chip CS and a nonmagnetic carbonized chip CK and a first and a second aluminum chip separation part 14, 16 for screening and sorting a carbonized aluminum chip CA from the nonmagnetic carbonized chip CK classified by the magnetic separation part 12.例文帳に追加
空き缶破砕物分別装置１０は、炭化原料チップＣＭを磁性炭化チップＣＳと非磁性炭化チップＣＫとに分離する磁選部１２と、この磁選部１２で分別された非磁性炭化チップＣＫから炭化アルミチップＣＡを選別または分別する第１および第２炭化アルミチップ選別部１４，１６とを有している。 - 特許庁
例文
This CK activity-measuring reagent comprises aminomethane sulfonic acid and the CK-activating agent.例文帳に追加
心筋梗塞や筋ジストロフィーなどの疾患によって疾患の原因部位に存在するＣＫアイソザイムが血液中に逸脱するため、臨床検査において血清や血漿などの試料に含まれるＣＫの活性値は疾患を診断する際の重要な指標となる試薬溶液中のＣＫ活性化剤の劣化を抑えることのできる物質を含有するＣＫ活性測定用試薬を提供する。 - 特許庁