Арифметических — Метка (original) (raw)
Патенты с меткой «арифметических»
Учебное пособие для выполнения и демонстрирования арифметических действий над числами до 10
Номер патента: 11313
Опубликовано: 30.09.1929
Автор: Блох
МПК: G06C 15/00
Метки: арифметических, выполнения, действий, демонстрирования, пособие, учебное, числами
...Концы выдвижных реек 5 и 7 выступают пз рамы 1 и снабжены на концах отверстия;ии 8 для захватывания реИкп при помощи деревянного гвоздика при вдвигании и задвиганип ее из рамы 1. На одном из щитов 3 нанесена с одноИ стороны сетка вз ста квадратиков - по десяти в каждом направлении - с поиещевныщ в них числамм, предстзвляющнми результаты умножения чисел от. единицы до десяти, а с другоИ стороны щита - такая же сетка с помещенными в неИ результатами деления тех же чисел, На втором щите 3 в таких жефиг.1. Фиг.3. Тип. Коминтерн Центриздата Народов СССР, Ленинград. Красная, 1,сетках нанесены на одной стороне результаты сложения,а, на другой стороне - результаты вычитания чисел от единицы до десяти. Стороны квадратиков сетки равны...
Учебное пособие для устного производства арифметических действий
Номер патента: 43509
Опубликовано: 30.06.1935
Автор: Терещенко
МПК: G09B 19/02
Метки: арифметических, действий, пособие, производства, устного, учебное
...полос, укрепленных на валиках, например, на верхнем валике с (фиг, 3); другой конецполосыукрепляется на нижнем валике с,. Валик с, вращаемый ручкой д, по направлению движения часовой стрелки, подает ленту вдоль окна С, в котором появляются одно за другим числа, а так-же и белые про межутки после чисел 5, 10 и 15. Во время вращения валика с по направлению движения часовой стрелки лента наматывается на валик с, разматываясь с валика е,.Вращая ручку И, в направлении, обратном движению часовой стрелки, лента наматывается на валик с, разматывачсь с валика с, и в окне С появляется натуральный ряд чисел в обратном пс. рядке, начиная от 20 до 1.Таким же образом работают и остальные две пары валиков, заканчивающиеся ручками, выходящими по...
Машина для производства четырех арифметических действий
Номер патента: 49491
Опубликовано: 31.08.1936
Автор: Жеребцов
МПК: G06C 15/04, G06C 15/08, G06C 15/10 ...
Метки: арифметических, действий, производства, четырех
...храповыми зубцами, взаимодействующими с храповыми зубцами части 589, прижимаемыми к храповым зубцам пальца пружиной 590. Часть 589 при помощи стержня 588 с головкой 591 может быть оттягиваема с целью освобождения пальца от зацепления храповыми зубцами и втягивания его в полость бруска 405. Выдвижение пальца из полости 405 производится нажатием выступа 67 муфты 27 на выступающую на верхней поверхности бруска 405 часть пальца а. Подобные же приспособления имеются для всех пальцев как бруска 405, так и остальных брусков 406, 407 414. Для одновременного вдвижения всех пальцев в полости брусков после производства вычислений все головки, подобные головке 591 пальца а бруска 405, соединены планкой 587; у всех брусков 405, 406 414 подобные...
Счетная машина для производства четырех арифметических действий
Номер патента: 49493
Опубликовано: 31.08.1936
Автор: Витлин
МПК: G06C 15/00, G06C 15/04, G06C 15/08 ...
Метки: арифметических, действий, производства, счетная, четырех
...22, своим концом С удерживающую пластинку 23, Пластинка 23 пружиной 29 поворачивается вокруг оси 24, причем укрепленная на пластинке 23 собачка 25, вращающаяся на шарнире 26, скользит по зубцу храпового колеса а, прикрепленного к следующему колесу 15, и соскакивает на следующий зубец храпового колеса. Такое положение сохраняется до тех пор, пока кулачок 27, вращающийся вокруг оси 28, не вернет пластинку 23 в начальное положение, Тогда собачка 25 повернет соответствующее колесо 15 на один зубец. Кулачки 27 расположены на оси 28 так, что при вращении толкают пластинки 23 не все одновременно, а последовательно одну за другой так, чтобы сперва могло повернуться на один зубец колесо десятков, затем сотен и т. д,Чтобы привести цифровую...
Прибор для вычисления сумм, содержащихся в выражениях арифметических средних, дисперсий и смешанного момента
Номер патента: 78642
Опубликовано: 01.01.1949
Автор: Ратассепп
МПК: G06G 3/02
Метки: арифметических, выражениях, вычисления, дисперсий, момента, прибор, смешанного, содержащихся, средних, сумм
...егонуля с нулем шкалы 1., Для того, чтобы повернуть лимб 2 на , делей и отметить это число на шкале Еь в качестве слагаемого устанавливают индекс визира 14 на совпадающих делениях , шкал Е.,и Ег, закрепляют ползунок на корпусе и поворачивают лимб 2 до совгадения его нуля с индексом визира. Индекс отметит при этом нашкале первое слагаемое ,. Далее, установив индекс на делениишкалы Ег и закрепив ползунок на корпусе, поворачивают лимб 2 досовпадения его нуля с индексом. Индекс отметит при этом на шкале 1.,1с 1 мму поворотов 1 и 2.При следующем повороте лимба 2 на з делений индекс отметитпа шкале 1., сумму 1 + 6 + з и т. д.Вычисление арифметической средней и дисперсии вариационногореле производится следующим образом.Пусть дан вариационный...
Релейная клавишная вычислительная машина для автоматического выполнения арифметических операций
Номер патента: 123762
Опубликовано: 01.01.1959
Авторы: Канторович, Петров, Поснов
МПК: G06C 15/00
Метки: арифметических, выполнения, вычислительная, клавишная, операций, релейная
...состоит из счетчика С, в котором фиксируются результаты Всех арифметических дейстВий, за иск 1 ючецием де,1 сци 51, мультцпсикатора 111, в котором образуются кратше мцожимого от 1 до 9 и фиксируется результат деления, регистра Р, прдназиачеццого для восприятия.,. 1, ) С .с1 0 Й)51, р Г. /) .ЙКр.(( С рЙ( 3 .51 р (.ГС / - 1 И 1 С,С, э 10 1 С 11( Т(,сэ(О(И 7 , И . 3, К 0 И Т я К ТУ - с/1. О . К 0Я К/ - / , , )() 0 с;( ))э Л) с .с ) /э . с Р Л0с ( . Р Г , 1 (.У У.Л ЭС Г1ЛС 1 С РС, Г / / 00 )1 1 с СРС 3 Сэ ЙОК:РовсКОИТЛ КТ эЛ КЖС ),;( Г:.Й, ОК 0.)с 1 ИО,с 1 БрС.с 1:0, И с) :э С 10 э 3 Лс(ИОС 1 С 01)с ГС 1 э.О 1 СРЛ(ЛТЫБсппс С,10 1 с 1 К ГО.30 (РО 1(С 13 Л Оэ( 13 РЯСПРСДСГСЧ ИС И 11 Б 013 1 РИ 1(11110, 101. СН) )С (ГБ, 01., К (П,;1ИЯ...
Устройство для декодирования арифметических двоичных кодов
Номер патента: 263274
Опубликовано: 01.01.1970
Автор: Шапиро
МПК: H03M 7/04
Метки: арифметических, двоичных, декодирования, кодов
...0 до (к) -га Код младшей группы числа ЗУ вычисляется сумматором в соответствии+ 3)К.Код 1-й группы числа ЗУ вычисляется сумматором в соответствии с формулой(2 + 3) У или (2 - 3)У, поступающая пошине 1, записывается в регистр 3. Сигнал,приходящий по шине 12, запускает схему управления 11, которая выдает сигналы сбросасумматора 7 и регистра 10, а затем формируеттактовые сигналы управления вентилями 2, 4,5, 9, При подаче тактового сигнала на вентили 4 и 5 в сумматор 7 поступают два к-разрядных числа из регистра 3 и регистра 10.Считывание информации из регистра 3 производится группами, начиная с младших разрядов.При декодировании чисел вида (2 к + 3) Уинформация из регистра 3 считывается в прямом коде, а при декодировании чисел...
Устройство для контроля арифметических операцийпо модулю
Номер патента: 297041
Опубликовано: 01.01.1971
МПК: G06F 11/10
Метки: арифметических, модулю, операцийпо
...4 в зависимости от контролируемой в данный момент операции (сложение, вычитание, умно жение, деление) формирует последовательнуюсерию сигналов, обеспечивающих передачу в лмматор б контрольных кодов операндов результата операции. Схемы совпадения б, 7, 8 предназначены длч обнаружения в регистре 15 контрольного кода первого операнда, в регистре контрольного кода второго операнда и на выходе схемы свертки соответственно кодов, равных коду модуля, по которому осуществляется контроль.20 Если при контроле операции сложения, вычитания или умножения одна из схем совпадения б, 7 пли обе обнаружили контрольные коды, равные коду модуля, то на выходе такой схемы образуется сигнал, который поступает 25 в схему управления. В результате...
Устройство для корректировки двоичных арифметических кодов
Номер патента: 328464
Опубликовано: 01.01.1972
Автор: Шапиро
МПК: G06F 11/10
Метки: арифметических, двоичных, кодов, корректировки
...записать:ЛЬ = (:Е 23) тоУ (21-3),где Ю - остаток, образованный в сумматоре от и - разрядной информации; и= й+ г, =сй+д;Здесь й - число разрядов в группе;с - номер группы, в которой произошлаошибка; с(1;1 - номер старшей группы; Й(к;г - число разрядов в старшей группе.Код остатка, соответствующий любому с)0 может быть преобразован в определенный код остатка, соответствующий с=О путем умножения по модулю (2" +3) или (2" - 3) на 2 - "ф для Д)г и на 2+ - ф для д(г. Тогда общую формулу, согласно которой корректирующее устройство осуществляет вычисление номера группы, кода ошибки и ее знака, можно записатьгде Я - остаток из группы с=О, образующийся преобразованием Я;ч,1=1+1 для д(г,1=1 для д)г, 10 В соответствии с этим выражением...
Устройство для сравнения двух арифметических сумм переменных токов
Номер патента: 445087
Опубликовано: 30.09.1974
Автор: Петров
МПК: H01H 83/14
Метки: арифметических, двух, переменных, сравнения, сумм, токов
...тем, что для расширения функцио нальных возможностей реагирующие органыподклточены к выходам полумостов, каждыйполюс выхода которых соединен через регулируемый регистр.На чертеже представлена схема устройствадля сравнения двух арифметических сумм пе.ременных токов,Схема содержит группы выпрямительныхполумостов 1 и 2, источники 3, 4, 5, б переменного тока, реагирующие органы 7, 8, регулируемые резисторы 9, 10 и балластные соп.ротивления 11.Согласно схеме устройства в нем источникипеременного тока двух сравниваемых группвключены на циркуляцию токов и подключены к балластным сопротивлениям через регулируемые резисторы. К выходам каждогополумоста подключено по реагирующему ор.гану, действующему при заданной полярностии выбранном соотношении...
Устройство для выполнения арифметических и логических операций
Номер патента: 470804
Опубликовано: 15.05.1975
Автор: Шишков
МПК: G06F 7/00
Метки: арифметических, выполнения, логических, операций
...нулю. Время переключения схемы с нулевого уровня выходного напряжения на ненулевой определяется временем заряда током (,бр (не зависящим от схем предшествующих устройств) паразитных емкостей и индуктивностей.Отклонения уровня напряжения источника 6 от нулевого в сторону уровня напряжения источника 1, меняющие токи через диоды и стабилитроны, не меняют падений напряжений на них.В тех случаях, когда исходные напряжения имеют ненулевые, равные по величине и противоположные по знаку отклонения от нулевого уровня, сопротивления элементов 3 и 4 равны 1 Ест/обр) и напряжение на нагрузке имеет нулевой уровень 1 как и при нулевых уровнях напряжений всех источников) .Нагрузкой предложенного устройства могут быть устройства, выполненные по тем же...
Устройство для контроля арифметических операций по модулю три
Номер патента: 474009
Опубликовано: 15.06.1975
Автор: Шапиро
МПК: G06F 11/10
Метки: арифметических, модулю, операций, три
...контрольных кодов 7. Затем схема свертки формирует контрольный код от кода 10 остатка, образовавшегося в результате операции деления. Этот контрольный код также передается в блок сложения контрольных кодов 7, Образовав(паяся сумма контрольных кодов сравнивается схемой сравнения 8 с 15 контрольным кодом делимого, поступающимс выхода рсгистра 1 контрольного кода.Пример: Х = 0.010111 (делимое), Р 1 Ог (двосИЯ 51 с 1 Стемс; У = О.10011 (дел итсл ь), Й =- 11 г,20 0.11011= 0 011100 + 0.00000010 О, 11 Г)011 Й, = (Л, + Й, + Л,) 1 пос 1 3, так как 10 (0,1 4- 10 + 10) плос 1 3. Предмет изобретения Устройство для контроля арифметическихопераций по модулю три, содержащее регистры контрольного кода делителя и контроль ного кода делимого,...
Устройство для одновременного выполнения арифметических операций над множеством чисел
Номер патента: 479111
Опубликовано: 30.07.1975
Авторы: Луцкий, Самофалов, Хижинский
МПК: G06F 7/52
Метки: арифметических, выполнения, множеством, одновременного, операций, чисел
...либо код множимого, либо О,Так как в триггере 12 второго блока запи"ан код О, то передача множителя на схему 8 запрещена, и, следовательно, на выходах схемы 8 появится код, повторяющий код, записанный в регистр 4, т. е. сдвинутый на один разряд код первого сомножителя.В третьем такте выполняются следующие преобразования.На регистр 3 второго блока записывается код второго сомножителя, а код первого сомножителя с регистра 3 переписывается на регистр 5 третьего блока, В триггер 12 записывается вторая младшая, цифра первого сомножителя, На регистр 4 второго блока записываются старшие п разрядов первого частичного произведения, т. е. практически реализуется сдвиг частичного произведения вправо на один разряд, а выдвинутый младший разряд...
Устройство для выполения арифметических и логических операций
Номер патента: 525086
Опубликовано: 15.08.1976
Авторы: Березенко, Березин, Казеннов, Контарев, Немудров
МПК: G06F 7/38
Метки: арифметических, выполения, логических, операций
...1 Состояние ожиданияСдвиг кода левый на Рг 8Сдвиг кода правый на Рг 8Прием кода на Рг 8 с ИШВыдача кода с Рг на ИШВыдача инверсного кода с Рг 8 на ИШ Выдача кода с РГ 8 и приемэтого кода на Рг 6 с конъюкцией Выдача инверсного кода с Рг 8 иприем этого кода на Рг 6 с конъюкцией 0 Запрещенный код1 Режим счета на Рг 7 (Рг 7-1) 0 Режим вычитания единицы на Рг 7 (РГ 7-1) 1 Прием кода на Рг 7 с ИШ 0 Выдача кода с Рг 7 на ИШ 1 Выдача инверсного кода с Рг 7 на ИШ О Выдача кода с Рг 7 и прием этого кода на Рг 6 с конъюкпией1 Выдача инверсного кода с Рг 7 иприем этого кода на Рг 6 с конъюк- цией)Рг 5 слож О Рг Рг евыи виг ко О 2 9 О г 7 О О О 8 с Рг 7 Прием кода на Р 8 с О рием инверсногоРг 7 да 8 с Рг 6 О 36 да наРг 8 ием инверсногРг 6 О...
Устройство для выполнения арифметических и логических операций
Номер патента: 538362
Опубликовано: 05.12.1976
Автор: Селезнев
МПК: G06F 7/38
Метки: арифметических, выполнения, логических, операций
...2 вырабатываются сигналы "1" (здесь/О= О), Первые коммутирующие узлы 12 всех разрядов 10 выходного коммутатора 3 передают на своивыходы сигналы л, с выходов блока логи,ческих операций 2. Узлы образования логических функций 1 1 всех разрядов реализуют логическую функцию, задаваемую блоком управления 6. Для тех разрядов 10,дпя которых у = 1, на выход узла (устройства) передается сигнал с выхода первого коммутирующего узла 12 (в данномслучае 1). Для остальных узлов выходнойсигналопределяется состоянием выхода узла образования логических функций1 1. В результате на выходе устройстваформируется слово Р , содержащее полерезультата выполнения заданной логическойоперации. Значения остальных разрядовэтого слова формируются в соответствиис...
Устройство контроля разрядных преобразователей напряжение код, временная задержка-код и арифметических устройств, выполняющих операции над преобразованными кодами
Номер патента: 570998
Опубликовано: 30.08.1977
Автор: Дубовицкий
МПК: H03K 13/02
Метки: арифметических, временная, выполняющих, задержка-код, код, кодами, напряжение, операции, преобразованными, преобразователей, разрядных, устройств
...о -1 о . 1где Ь 1 - погрешность, вносимая,в преобразуемое напряжение, обусловленная нестабильностью параметров схемы.60 Для уменьшения погрешности Лпреобразователи 2 и 3 имеют общее напряжение питания.Контролируемый преооразователь производит обратное преобразование напряжения в 65 пропорциональный двоичный код,15 21 25 30 35 40 45 50 55 60 65 Следовательно, если преобразователи 2 и 9 имеют равный образцовым преобразователям дискрет преобразования, то они формируют коды, значение которых отличается от контрольного на величину, определяемую погрешностью преобразования указанных преобразователсй.Лнализируя величину погрешности путем сравнения ее с заданным значением, можно сделать заключение о правильности преобразования...
Устройство для выполнения арифметических и логических операций
Номер патента: 585500
Опубликовано: 25.12.1977
Автор: Шишков
МПК: G06G 7/12
Метки: арифметических, выполнения, логических, операций
...на чертеже), током стабилизацииЗпри наст.п пряжении на элементе Е ; остаточным током 3при,напряжеййи " на элементе Ест.а фт.тт Д Е т и С Е,т,т и, Эзт и С Зт и) .3)Ограйичители токов 4, 6 и 8 харак- теризуются обратным током 3,4 (тп - номер элемента на чертеже) йри напря-: жении на элементе Е , начальным обратным током Э 4,-д,при напряжении на элементеЮ Л ССЕ д 3 С 3 ), прямым током 3 , при напряжении на элементе д Е 80 (дтп дЕтв 1 ар, 1 ар. д 20 а .) .Линия задержки характеризуется длийой т, , временем задержки напряжения на единицу длины Гь 1 , величиной емкости на единицу длины Ода, волновым сопротивлением у .Источник 1 характеризуется:напряжением И со значениями6 А ( ст.э стз)ф -Г" ( ать ст,з источник 2 - напряжением И со...
Конвейерное устройство для одновременного выполнения арифметических операций над множеством п-разрядных чисел
Номер патента: 662935
Опубликовано: 15.05.1979
Авторы: Долголенко, Корчинская, Луцкий
МПК: G06F 7/38
Метки: арифметических, выполнения, конвейерное, множеством, одновременного, операций, п-разрядных, чисел
...табл,2, то бла 1 бдаря"йалйчию кода 1в триггере 1 откроется схема 50 .14; и связанные с ее выходами схемы 15; и 16. Это приведет к тому, чтосостояние триггеров 4, 52 р 1 3 у 4 р 5 еф2 е+2 и 3;, изменится в срответствии с первыми двумя строками табл.2. Вследствие этого произойдет преобразование кодов двух соседних цифр частичного результата вида ОТ и 11 соответственно в коды 11 и О 1, Если же в триггерах 4, 5, 4 н 1 и 5,1 находится такая же ин ОФормация, как в двух нижних строках табл,2, то благодаря наличию кода1 в триггере 1; , откроется схема 10; и связанные с ее выходами схемы 11 е и 12 е . Это приведет к 65( квазиканоническим кодом, а содержимое триггеров 4; и 5;, а также 21 и 3;+1 остается прежним, поскольку схема 13; заперта...
Устройство для выполнения арифметических и логических операций
Номер патента: 674017
Опубликовано: 15.07.1979
Автор: Селезнев
МПК: G06F 7/38
Метки: арифметических, выполнения, логических, операций
...которого подается число с выхода преобразователя 5 кода. Из блока 6 управления возможна подачасйгнала р переноса в младший разряд сумматора 1.Выходной коммутатор 3 обеспечивает. формирование на выходе устройства резуль, тата К выполнения операций. На входы , этого коммутатора поступают сигналы,44 уА, А;и 8; ( выходной1сигнал разряда сумматора 1). На выходах тех разрядов коммутатора 3, для которых р: О ., формируются сигналы, соответствующие определенной логической функции от аргументов с, и а(. (вЧ частном случае это могут быть логиче 6ские константы "0" или "1). На тех выходах коммутатора 3, для которых )04=1, формируется результат выполнения заданной арифметической или логической операции над полями.На входы элементов И блока 10...
Устройство для исправления арифметических ошибок
Номер патента: 679985
Опубликовано: 15.08.1979
МПК: G06F 11/08
Метки: арифметических, исправления, ошибок
...ошибок.Устройство содержит блок 1 определения вычетов, блок 2 преобразованиясигналов, элементы 3 - 8 НЕ, генера.тор 9 единиц, трехвходовые элементы10-12 И, двухвходовые элементы 13-18И, реверсивный счетчик 19,Устройство работает следующим образом.30В исходном состоянии на выкодахблока определения вычетов, блока пре"образования сигналов и на входахреверсивного счетчика коды 10,В момент поступления сигналовна выходах всех разрядов блока преоб"разовяния сигналов 2 по выходнымсигналам блока 1 определения вычетовформируется код 1 в разрядах, вкоторых несбходимо прибавить иливычесть единицу. Из генератора 9 единиц поступает поочередно ) ( М -максимальная кратность арифм тическихошибок, исправляемых устройством)единичных...
Устройство для обнаружения и исправления ошибок арифметических операций
Номер патента: 744583
Опубликовано: 30.06.1980
Авторы: Акушский, Бурцев, Каплан, Смолько
МПК: G06F 11/08
Метки: арифметических, исправления, обнаружения, операций, ошибок
...устройство позволяет скорректировать сшибку любой кратности, возникшую внутри группы.В первом рабочем такте на четвертом и пятом сумматорах 11 и 12 вычисляются промежуточные значения контрольных частей результата, а именно здесь у и- первые контрольныейчасти первого и второго операндов, хранившиеся в регистрах9 и 1;о Р- вторые контрольныечасти первого и второго операндов, хранившиеся в регистрах10 и 2М - знак выполняемой операции.Вычисленные значения у и у запоминаются соответственно в пеРвом ивтором регистрах 1 и 2,Одновременно в третьем сумматоре 15 8 находится значение результата выполняемой операции, при этом фиксируются переносы, возникающие иэ груп- .пы в группу.Зафиксированные моменты переносов 20 со второго выхода третьего...
Устройство для выполнения арифметических операций
Номер патента: 750506
Опубликовано: 23.07.1980
Автор: Ибрагимов
МПК: G06G 7/161
Метки: арифметических, выполнения, операций
...3 экспоненциального напРТТЖОЕТПЯ",ТЕ - опорное напряжение на третьемвходе 12 устройства;- постоянная времени генератора33 экспоненциального напряжения,Вначале срабатывает тот из компараторов 1 и 2, на который подано большееиэ входных напряжений с первого 10 ивторого 11 входов.,Если напряжение первого сигнала, подаваемого на первый вход 10 устройства;больше напряжения второгосигнала, подаваемого на второй вход 11 устройства,то в момент срабатыванияФ,-ЬоО-О,(С,):О е ьэ 4- момент срабатывания первогокомпаратора 1. Импульс срабатывания первого компара-тора 1 через логический элемент ИЛИ 4 Ет переводит первый триггер 5 в положениелогической единицы. В результате чеговторой ключевой элемент 8 размыкаетсяи напряжение третьего сигнала,...
Устройство для выполнения арифметических и логических операций над словами
Номер патента: 767757
Опубликовано: 30.09.1980
Авторы: Березенко, Казанцев, Калинин, Корнев, Корягин, Мамаев, Марков, Отрохов, Сокол, Суворов, Яковлев
МПК: G06F 7/38
Метки: арифметических, выполнения, логических, операций, словами
...фОф. Преобразование каждого операнда может быть различным и определяется уп равляющим кодом, поступающим иэ блока 6 управления, Все возможные виды преобразования операндов А и А представлены в таблице. ющей с регистра 4, в соответствии с которой на вход узла 10 формированияпризнака нуля поступает код, содержащийсимволы "0" во всех разрядак, не принадлежащих группе обрабатываемых битов. По этому коду узел формированияпризнака нуля вырабатывает признакнудь", если все разряды поступившегона ее вход слова содержат только символы "0", и признак "не нуль" - в противном случае. Выработанный признакнаправляется на второй выход устройства. Со вкода коммутатора 3 результат операции арифметико логического узла 1 может быть записан на регистр 4 либо...
Устройство для обнаружения и исправленияошибок арифметических операций всистеме остаточных классов
Номер патента: 796846
Опубликовано: 15.01.1981
Авторы: Акушский, Бурцев, Смолько
МПК: G06F 11/08
Метки: арифметических, всистеме, исправленияошибок, классов, обнаружения, операций, остаточных
...И 30,31,32, а третий, четвертый и пятый входы блока 18 соединены соответственно с третьими входами групп элементов И 31,32 и 30.Работа осуществляется следующим образом.На вход 2 устройства подается контролируемое число А = 4 л са ф.Ы(4., 4. 1+л, где с, - остаток числа А по модулю Р;РЛ Р 2 Р; Р 1, врабочие основания системы счисленйя:Р + л контрольное основание системы счисления, которое записывается на регистр 1. На вход первого блока модульной свертки 3 с первоо выхода регистра 1 подается число А = а(лФ.2,л,"к без остатка с( +л по контрольному осно-, ванию, с образованием на его выходе сигнала, соответствующего величине А ьХ А л 3. А ф".+Х й +.+Х К аойР, Ь+1 Л 1 2 йЛ ЛИ Н где 1(1 =Б ) = константы системы счисления.Остаток Сл...
Конвейерное устройство для выполне-ния арифметических операций надмножеством чисел
Номер патента: 849205
Опубликовано: 23.07.1981
Авторы: Вилкул, Долголенко, Луцкий
МПК: G06F 7/38
Метки: арифметических, выполне-ния, конвейерное, надмножеством, операций, чисел
...выход тригге-65ра 26 - с входом младшего разряда преобразователя 27 и входом триггера 11 , (и+3) старших выхода преобразователя 27 - с входами сумма- тора 29 выход младшего разряда преобразователя 27 - с входами сумматора 29, выход младшего разряда преобразователя 27- с входом младшего разряда сумматора 29, первые выходы (и+2) младших разряда сумма.ора 29 - с входами (и+2) старших разрядов регистра 7, вторые выходы (и+2) младших разрядов сум:матора 29 - с входами (и+2) старших разрядов регистра 8, первый выход блока 28 в .с входами триггера б второй выход блока 28, - с входами триггера 5третий, четвертый, пятый, шестой выходы блока 28 - соответственно с входами триггеров 2 , 3, б и 4. Тактовые входы триггеров 1-6 и 11 и регистров 7-10...
Устройство для обнаружения и исправления ошибок арифметических преобразований полиномиальных кодов
Номер патента: 894711
Опубликовано: 30.12.1981
Авторы: Амербаев, Бияшев, Евстигнеев, Черкасов
МПК: G06F 11/08
Метки: арифметических, исправления, кодов, обнаружения, ошибок, полиномиальных, преобразований
...(0 (. О й к =с .2 КЪ 1На чертеже представлена блок-схема устройства.Устройство "одержит (К+3) входных регистров 1 по числу обрабатываемых символов (байт), предназначенных для 65 временного запоминания символов, образующих обрабатываемое слово, дешифраторы 2-1, 2-2 2-К, предназначенные для дешифрации каждого символа (байта) обрабатываемого слова, блоки умножения по модулю р 2"ф, а (ю) - степень неприводимого многочлена) 3-1, 3-2 З-К, 4 - б, первый 7, второй 8, третий 9, четвертый 10, пятый 11, шестой 12 и седьмой 13 сумматоры по модулю два, блок 14 хранения констант умножения, первую 15, вторую 16, третью 17 и четвертую 18 схемы сравнения, элемент. ИЛИ 19 первый 20, второй 21 элементы И.Каждый дешифратор 2 имеет три вы" хода, на...
Конвейерное устройство для одновременного выполнения арифметических операций над множеством чисел
Номер патента: 922726
Опубликовано: 23.04.1982
Авторы: Долголенко, Луцкий
МПК: G06F 7/38
Метки: арифметических, выполнения, конвейерное, множеством, одновременного, операций, чисел
...кодом, т.е. в результате прохода первого операнда через блоки устройства происходит перевод его в избыточную квазиканоническую систему, причем энацение -го старшего разряда первого операнда получается в 1-м ярусе и остается в триггерах третьем и четвертом 1- го яруса, а также триггерах первом и втором (1+1)-го яруса.В третьем такте содержимое регистров и триггеров второго яруса передается аналогично описанному на регистры и триггера третьего яруса, содержимое регистров и триггеров первого яруса переписывается таким же образом на регистры и триггера второго яруса, а на регистры 6, 7 и 8, а также на триггер 9 с помощью устройства управления заносится код ЧР, в триггер 1 при этом, также с помощью устройства управления,...
Устройство для выполнения арифметических коммутативных операций
Номер патента: 1203544
Опубликовано: 07.01.1986
Автор: Сумцов
МПК: G06G 7/12
Метки: арифметических, выполнения, коммутативных, операций
...универ"альных Функциональных преобразователей 3, многовходовый сумматор 4,дополнительный универсальный функциональный преобразователь 5, дополнигельный двухвходоный сумматор 6,универсальный функциональный преоб-,разователь 7 и инвертор 8, соединенные по приведенной схеме,Рассмотрим работу устройства напримере настройки универсальныхфункциональных преобразователей 1 и5 на воспроизведение гиперлогарифмических, а преобразователей 3 и 7гиперэкспоненциальных функций.На информационные входы 9-11( М ,и 2 ) устройства поступаютсигналы, над которыми необходимовыполнить коммутативную обобщеннуюоперацию, например просуммироватьих или перемножить. Значение ступени коммутативной обобщенной операции задается по входу 12 заданиявыполняемой...
Устройство для сопряжения центрального процессора с группой арифметических процессоров
Номер патента: 1254495
Опубликовано: 30.08.1986
Авторы: Михнов, Петров, Степанов, Шаляпин
МПК: G06F 13/00
Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального
...необходимую АП 2 для обработки операций и обмена в ВПП (фиг. 18); начальные адреса входных данных, начальные адреса выходных данных, код операции, номер АП, длину обрабатываемого слова (например, в байтах), длину результата. Запись производится под управлением ЦП 1, причем таким образом, что имеет место взаимооднозначное соответствие между дескриптором (меткой) к-ой подпрограммы, помещаемой в к-й регистр 60 АЗУ 58, и содержимым к-той ячейки ОЗУ 53, Изменяя определенным образом разрядность полей ОЗУ 53, а также объем АЗУ 58, можно получить как требуемое количество аппаратно-реализуемых функций и АП 2, включаемых в ИПС, так и необходимую длину обрабатываемого слова.Запись в к-й регистр 60 и к-тую ячейку ОЗУ 53 производится следующим...
Устройство для сопряжения центрального процессора с группой арифметических процессоров
Номер патента: 1288704
Опубликовано: 07.02.1987
Авторы: Михнов, Петров, Степанов, Шаляпин
МПК: G06F 13/00
Метки: арифметических, группой, процессора, процессоров, сопряжения, центрального
...питания на устройствопроизводится сброс (обнуление) счетчиков 68, 69 и триггера 73. Послекаждого обращения (записи или чтении) вначале происходит обращениек РОН 63 по старому адресу, а затемнаращивание адреса на единицу (элементы 65 и бб задержки имеют задержку на время выборки содержимого одного регистра), После адресации кпоследнему регистру происходит сброссоответствующего счетчика в нуль.На выходе элемента 72 сравненияединичный сигнал устанавливается вдвух случаях, когда очередь функцийпуста и когда очередь переполнена,В первом случае исчезает сигнал навыходе четвертого элемента И 74 (соответственно и на входе БУ 14), наединичном входе триггер 101 (фиг. 10),после чего происходит останов БУ 14,Во втором случае этот сигнал с...