Двоичнодесятичных — Метка (original) (raw)
Патенты с меткой «двоичнодесятичных»
Устройство для проверки двоичных и двоичнодесятичных счетчиков
Номер патента: 238893
Опубликовано: 01.01.1969
Авторы: Габели, Гольдштейн, Джан, Ескл, Чхеидзе
МПК: G06F 11/18
Метки: двоичнодесятичных, двоичных, проверки, счетчиков
...символов, В результате этого с выхода регистра сдвига выдается последовательность, состоящая из 512 импуль сов, разделенных временными интерваламиразной длины. Эта последовательность подается на проверяемый счетчик через схему запрета 7, которая находится в состоянии запрета. Импульс на выходе схемы И 4 выраба тывается только при наличии в регистре сдвига комбинации 1000000000. Так как в пределах одной замкнутой последовательности состояний регистра сдвига каждая данная комбинация встречается только один раз, то каж- ЗО дый импульс чл выходе схемы И 4 означа238893 Составитли Е. В, МаксимовА. Утехина Техред Л. Я. Левина корректор А. А, Березуев едакт ПодписноеМинистров СС СР Заказ 1662/13ШИ 14 ПИ Комитс Тирак 480 по делам изобретений...
Устройство для преобразования двоичнодесятичных чисел в двоичные
Номер патента: 260962
Опубликовано: 01.01.1970
Авторы: Васильев, Гащак, Раисов, Шаламов
МПК: H03M 7/12
Метки: двоичнодесятичных, двоичные, преобразования, чисел
...по выходу И открываются вентили 5, б канала сложения и начинается продвижение 1 по распределителю импульсов 10.Выходные сигналы распределителя 10 производят считывание с предварительно очищенного регистра памяти результата 11 и с регистра памяти тетрад 1.Выходная информация регистра памяти результата П (в первом цикле работы - О) и регистра памяти тетрзд 1 поступает через открытый вентиль б на первый вход сумматора 9, а через вентиль 5 на второй вход сумматора. Выходной сигнал сумматора 9 задерживается по отношению ко входному на один такт,Если в результате суммирования получается 1, то сигнал появляется на выходе сумматора 5, если же О - на выходе 5. Наличие сигнала 5 позволяет замкнуть цепь выходного сигнала распределителя 10 без...
Устройство умножения двоичнодесятичных чисел
Номер патента: 510714
Опубликовано: 15.04.1976
Авторы: Комухаев, Любарский, Рабинович
МПК: G06F 7/52
Метки: двоичнодесятичных, умножения, чисел
...и блок определения очередности цифр 6.Содержимое регистра множпмого 1 пересылается в блок последовательного цакоплснття чисел, кратных множпмому, 2, и соответственно счетчик кратности того же блока устанавливается в положение 1. При этом цифра 1 с блока 2 поступает на олок определения очередности цифр 6 и, таким ооразом. Опредслястся очередной номер цифры 1 в множителе.Пусть, например, множитель пред.тявлттет собой число 0,892131В этом случае о тередность цифры 1 является номером 4, а слсдмтощизт по очереди для данной цифры 1 является номер 6. Соответственно олок1 однис 3 ос Тираж 854гета Совета Министровгнй н старитн 3Раунскан нав, д. 4/о Изд. Ъв 26 Государственного кона но дедам нзопрс3035, МоскН 11(-35, Заказ 108/5ЦНИИПИ ино раф 51,...
Устройство для преобразования двоичнодесятичных чисел в двоичные
Номер патента: 550633
Опубликовано: 15.03.1977
Авторы: Гут, Дунец, Колодчак, Овсяк
МПК: G06F 5/02
Метки: двоичнодесятичных, двоичные, преобразования, чисел
...сумматора 3 заносится в динамический регистр 1, а сигнал с выхода динамического регистра 1 запоминается в освобожденном от информации четвертом разряде регистра 2 тетрады на один такт, что эквивалентно умножению числа на два. Во втором такте преобразования сигналом, поступающим по шине 7, элемент И 4 открывается, на входы последовательного сумматора 3 поступают через открытый элемент И б код очередного разряда тетрады преобразуемого числа и через открытый элемент И 4 - код с выхода четвертого разряда регистра 2 тетрады, в котором хранится результат умножения числа на два. Сумма, образованная в результате сложения, с выхода последовательного сумматора 3 поступает на вход динамического регистра 1. Происходит второй сдвиг вправо на...
Устройство для вычитания двоичнодесятичных кодов времени
Номер патента: 595730
Опубликовано: 28.02.1978
Автор: Комлев
МПК: G06F 7/385
Метки: времени, вычитания, двоичнодесятичных, кодов
...Х-Х 8 и У, 1,-У 1 единиц ЧЯСОЬЛ ц Л 2 О Х 2 Ь Л 22 И 1 )ь 1 20) с 2 с 1 22 с ДСС 51 ков часов - -Л Х и У 2, У 2,. НескорректироБанный код разности /2, 725, с выхода четырсхразрядного параллельного зычитатсля 2 поступает на входы узла коррекции 3. Сигнал заема С., поступает на младщий разряд следующсго параллельногостырхразрядного ДвопсиОГО БЫ 1 ПТс 1 ТС.,151 О И Иа УЗСЛ КОРРСКЦИИ а. П я БЫХОдС уЗЛ 2 Корр К 113, СОСТ 051 щ Ч 0 из трех одноразрядных вычитателсй, формиру- СТСЯ КОД РЯЗИОСТП Г 1, ) Ч Р 2, /ПРсСМ 212 Ял 1 ПИЙ РаЗРЯЛ УПС ЕОРРЕКТИРУСТСЯ. То шо также происходит гы:итанис во вссх гругшах из четырех рязрядо .НЕСКОРРСКТИРОБЯППЫ КОЛ РаЗПОСтп с,О,с выхода параллельного трсхразрядного Двоичного вычГгатсля 8 гоступаст на входы узла...
Устройство для умножения двоичнодесятичных чисел
Номер патента: 748409
Опубликовано: 15.07.1980
МПК: G06F 7/39
Метки: двоичнодесятичных, умножения, чисел
...блока 1 уд воения множимого через блок сдвига на сумматор частичных произведений со сдвигом на один десятичный разряд влево. В результате последующего анализа тетрвд множителя обнаруживаются единицы . в 25 третьей и пятой тетрадах и множимое передается на сумматор частичных произведений со сдвигом соответственно на два и четыре десятичных разряда влево. После нахождения всех тетрад множителя, со держащих единицы в разряде 2, БООЦо дает разрешение на проведение второго цикла умножения. В начале второго цикла по сигналу 35 БООЦ 5 осуществляется удвоение содержимого блока 1 удвоения множимого. Удвоение осуществляется сдвигом кода множимого на один двоичный разряд влево и последующей коррекцией полученного при 40 сдвиге числа, Коррекция...
Преобразователь целых двоичнодесятичных чисел в двоичные
Номер патента: 750478
Опубликовано: 23.07.1980
Автор: Омельченко
МПК: G06F 5/02
Метки: двоичнодесятичных, двоичные, целых, чисел
...регистра 13 сдвига, первый, второй и третий выходы которого выдают информацию, смещенную на шесть, пять и двепозиции, и соответственно соединены с вторыми входами второго 4, первого 3 и пятого 7 элементов И, Третий выход блока 2управления соединен с первым входом блока 15 памяти, второй вход которого соединенс выходом коммутатора 16, обеспечивающегочтение необходимого двоичного эквивалента.Вход коммутатора 16 соединен с выходнымишинами 17, обеспечивающими поступлениеочередной пары преобразующих тетрад,Преобразование производится по схемеГорнера в соответствии со следующим выражением:А = Э 100100 + Э)1100100 +++ Э;+ ) 1100100 + Э,где А - искомое двоичное число;Э- двоичный эквивалент преобразуемой пары тетрад;- число пар тетрад,...
Устройство для преобразования двоичнодесятичных чисел b двоичные
Номер патента: 809152
Опубликовано: 28.02.1981
Авторы: Асатиани, Кублашвили, Мирианашвили, Смородинова, Чачанидзе
МПК: G06F 5/02
Метки: двоичнодесятичных, двоичные, преобразования, чисел
...ко второму входу первого дополнительного сумматора 27 выход шестого элемента И 18 через трехтактный дополнительный элемент 32 задержки соединен с первым входом четвертого дополнительного сумматора 33, выход которого подключен к первому входу пятого дополнительного сумматора 34 и через второй двухтактный дополнительный элемент 35 задержки ко второму входу пятого дополнительного сумматора 34, выход которого соединен со вторым входом второго дополнительного сумматора 29, выход седьмого элемента И соединен с первым входом шестого дополнительного сумматора 36 и через третий двухтактный дополнительный элемент 37 задержки со вторым входом шестого дополнительного сумматора 33, выход девятого элемента И 25 через второй шеститактный...