Интегральными — Метка (original) (raw)
Патенты с меткой «интегральными»
Устройство согласования оптрона с интегральными схемами, имеющими прямой и инверсный выходы
Номер патента: 466615
Опубликовано: 05.04.1975
МПК: H03K 5/08
Метки: выходы, имеющими, инверсный, интегральными, оптрона, прямой, согласования, схемами
...оптрона.ТЛЭС ИС 1 имеет прямой выход 2 и инверсный выход 3. Анод светодиода 4, являющегося источником излучения оптрона, подключен к прямому выходу, а катод через ди 15 од 5 - к инверсному. Резистор 6 включенмежду катодом светодиода 4 и общей шиной 7,Устройство согласования работает следующим образом,20 При наличии логической единицы на выходе 2 и логического нуля на выходе 3 ТЛЭСИС 1 ток через диод 5 не протекает, так какпотенциал анода диода 5 ниже потенциалаанода светодиода 4 ровно на величину пере25 пада напряжения логических уровней выходных сигналов ТЛЭС ИС, а катоды имеютодинаковые потенциалы. Благодаря этомучерез светодиод 4 протекает ток, определяемый,номиналом резистора 6.3При наличии логического нуля на выходе 2 и логической...
Устройство согласования ттл с мдп интегральными схемами
Номер патента: 513502
Опубликовано: 05.05.1976
Авторы: Герасимов, Гусаков, Кармазинский, Орлов, Штанько
МПК: H03K 19/00
Метки: интегральными, мдп, согласования, схемами, ттл
...на до-" полкяющвх МДП-транзис-орах, Недос,тетками этого устройства являются значительная величина потребляемой мощности и ухудшение надежности.С целью новыжения надежности и уменьшения потребляемой мошиости в предложенное устройстВо введены два дополнительных инверторе иа дополняющих МДП-транзисторах; затвор- ф -канального трайзистора первого дополнительного вввертора соедмиен с выходом второго дополиительиого внвертора, а затвор-канального транзистора второго дополнительного иывертора - с выходом первого дополнительного иивертора, затворы и -канальных транзисгоров первого и второго дополнительных инверторов соединены со входом и выходом инвертора сооьветственно.На чертеже представлена схема устройства, которое состоит из...
Способ определения времени задержки распространения сигнала интегральными микросхемами и устройство для его осуществления
Номер патента: 1177761
Опубликовано: 07.09.1985
Авторы: Игнатенков, Семенов, Чемещук
МПК: G01R 23/00
Метки: времени, задержки, интегральными, микросхемами, распространения, сигнала
...сравниваемых импульсов.Устройство содержит рециркулятор 20 1, состоящий из элемента ИЛИ 2,элемента 3 задержки, распределителя 4 импульсов, измеряемой ИМС 5, элемента ИЛИ 6 и ключа 7, элемент И 8, элемент ИЛИ 9, элемент НЕ 10, элемент И 25 .11, триггер 12, распределитель 13 импульсов, генератор 14 импульсов, элемент 15 задержки, элемент НЕ 16, управляемый делитель 17, регистр 18 и счетчйк 19. 30Распределитель 4 содержит элементы И 20 и 21 и триггер 22, а ключ 7 - триггер 23 и элемент И 24,Рециркулятор 1,включающийпоследовательно соединенные в кольцо элемент ИЛИ 2, элемент 3 задержки, распределитель 4 импульсов, измеряемую ИИС 5, элемент ИЛИ 6 и ключ 7, выход которо" го соединен с вторыми входами элемен" тов И 8 и ИЛИ 9, связан через...
Устройство для измерения распределения поверхностного потенциала на пластине при изготовлении рабочих модулей с интегральными схемами
Номер патента: 1812525
Опубликовано: 30.04.1993
Авторы: Жарин, Кунавин, Малышев, Полякова, Сасновский, Трубило, Тявловский, Чигирь
МПК: G01R 29/12
Метки: изготовлении, интегральными, модулей, пластине, поверхностного, потенциала, рабочих, распределения, схемами
...собой зонд-электрод. В процессе измерения только один контакт коммутатора замкнут, остальные разомкнуты, Измерение 4550 55 ординатам исследуемой пластины. В случае превышения измеряемого потенциала за разрешаемый уровень, определяемый экспериментально конкретно для каждого вида пластины подложки, последний регистрирураспределения поверхностного потенциала на поверхности пластины осуществляется последовательно для каждого модуля, начиная с электрода, имеющего максимальную площадь сечения основания, и кончал электродом, имеющим минимальную площадь сечения оснований, причем измерение осуществляется относительно заданного уровня в блоке 5 управления и согласования сигнала с последующей выдачей на регистрирующее устройство (7) с привязкой к...