Мультипроцессорная — Метка (original) (raw)
Патенты с меткой «мультипроцессорная»
Мультипроцессорная система
Номер патента: 742943
Опубликовано: 25.06.1980
Автор: Усов
МПК: G06F 15/167
Метки: мультипроцессорная
...для каждой задачи группируются в массивы. Например, начальные адреса подпрограмм первой задачи хранятся в ячейках блока постоянной памяти с адресами 1-1 второй задачи - 1 +1 - 12и т.д.Третья группа 7 регистров предназначена для хранения смещения начальных адресов задач и обеспечивает хранение смещения начальных адресов подпрограмм для каждой задачи. В эти регистры записываются смещения начальных адресов подпрограмм задач, которые должны решаться и записываться в регистры распределения процессоров по задачам.6. При этом в первый регистр записывается смещение для первой задачи, во второй - для второй задачи и т,д.Пятый коммутатор 15 предназначен для коммутации регистров смещения начальных адресов задач и обеспечивает передачу содержимого...
Мультипроцессорная вычислительная система
Номер патента: 752342
Опубликовано: 30.07.1980
Авторы: Макаров, Овчинников
МПК: G06F 15/16
Метки: вычислительная, мультипроцессорная
...обмена, Этим заканчивается фаза поиска дублера, Таким образом, если между ведущим процессо" ром и дублером имелось рассогласование, возникшее из-за несинхронной ответа на запрос, блок 11 памяти номера, коммутатор 12, блок 13 сопряжения с памятью,Работа системы производится следующим образом.Блоки 5 обеспечивают временноесогласование выполнения на асинхронно работающих блоках системы такихзадач реального масштаба времени,для решения которых требуется одновременная обработка на разных процессорах различной информации, принятой (снятой с датчиков) в один и тотже момент времени; одновременноеокончание некоторых программ (например, программ выдачи высших команд);дублированная работа процессорови модулей общей памяти для обеспечения...
Мультипроцессорная вычислительная система
Номер патента: 752344
Опубликовано: 30.07.1980
Авторы: Везенов, Зайцев, Лаврешин, Олеринский, Петренко, Фрольцов, Хамко, Цакоев
МПК: G06F 15/16
Метки: вычислительная, мультипроцессорная
...к общему для всей системы синхрониэирующему входу 3.Таким образом, в каждом процессоре на входе блока 1 О, в каждый момент времени имеется совокупность запросов от процессоров, ожидающих разрешения на передачу информации. Блок 10 в каждом процессоре из совокупности запросов с учетом собственного запроса выбирает старший по приоритету запрос.Если собственный запрос является старшим по приоритету, то в блок 8 поступает сигнал, разрешающий данному процессору передачу информации. Одновременно сигнал с выхода блока 10 поступает в блок 14 на первый вход узла временной привязки 18, на второй вход этого узла поступает 30 сигнал с блока 6 синхронизации. С первого ныхода узла временной привяз ки сигнал поступает на первые входы элементов И 17 и...
Мультипроцессорная система
Номер патента: 1156088
Опубликовано: 15.05.1985
Авторы: Белицкий, Малиновский, Палагин, Сигалов
МПК: G06F 15/16
Метки: мультипроцессорная
...чтопараллельная программа состоит издвух ветвей;Ветвь 1,Ь 1, Захватить семафор ветви 1,Считать А.зом,Каждый процессор 1 может обращаться к общему запоминающему устройству 2 и к коммутатору общих устройствввода-вывода 3 с помощью магистралей5, 6 и 7. При необходимости использовать эти магистрали процессор устанавливает высокий уровень на своем 23выходе запроса шин. Сигналы запросашины, поступающие от всех элементарных процессоров, анализируются блоком 4, который устанавливает сигналвысокого уровня на входе разрешения 30шины того из запросивших шину элементарных процессоров, чей приоритетмаксимален.Каждый из элементарных процессоров, получив сигнал РазРешения шины, Зиспользуя магистрали 5-7, выполняетобращение к устройству 2 или...
Мультипроцессорная вычислительная система
Номер патента: 1522227
Опубликовано: 15.11.1989
Автор: Сенцов
МПК: G06F 15/16
Метки: вычислительная, мультипроцессорная
...элементом " И 26, счетчиком 4, эгементом задержки 9 ибл ком, ухнхадоной памя и 32, Нает ын н,;од счетчика 24 поступаютперез элем.:. т 2 И 26 импульс с выхода элем та 2 И 25, Отличающие этапысмец 1 задатчика н, системе, Двоичныйкт д на выходах счетчика 24 являе. яадресзм яченкз н бпоке днухвходовойпамЯти 3 р н которую данном циклезаписи,. етсп ,н 11 орациа о состонн илип р запрося няеисрапи ВВой 8-ВоЕе 7линий яя осе.ения Посгула. ВРВр55 Р 1 с 7 рнь управления общими ресурсами. 1 оскольку счетчик 24 работает;о ко,.1 ьценому принципу, то в блокепамя -и 32 всегда содержится информация О шестнадцати предыдущих циклах.".л .Мент задержки 29 необходим для уверенной записи информации. Особенностью блока памяти 32 является двухсто-,ронний...
Мультипроцессорная система
Номер патента: 1524063
Опубликовано: 23.11.1989
Авторы: Гончаренко, Жабин, Макаров, Петровская, Савченко, Ткаченко
МПК: G06F 15/177
Метки: мультипроцессорная
...канала 2 управляющим процессорным устройством 1,1,При наличии единицы в разряде "Пускснимает сигналы "Гот." и "Пуск", 1.е.устанавливает в нуль 1-й и 3-й разряды регистра 26, состояния (фиг,4и 6) затем запускает таймер 27. ипереходит на выполнение своей основной программы, которая может включать программу диагностики, Послезавершения своей программы оно устанавливает в единичное состояние разряд "Гот." в регистре 26Если все процессорные устройства1.21,п в системе работают правильно, то временная диаграмма обмена сигналами между управляющим устройством 1.1 и каждым подчиненнымпроцессорным устройством соответствует фиг.12.На диаграмме сигналы, вырабатываемые в управляющем устройстве 1,1,отмечены одним штрихом, а в подчиненном - двумя...
Мультипроцессорная система
Номер патента: 1732351
Опубликовано: 07.05.1992
Авторы: Гончаренко, Жабин, Ткаченко
МПК: G06F 15/16
Метки: мультипроцессорная
...со стороны системной шины 2, так и со стороны локального канала 36., через кото рый процессор 38. о "уществляет обмен информацией со своей локальной памятью 37. и своим таймером 40При поступлении команды обращения к локальной памяти (" Открыть локальную па мять") конфигурация вычислительного блока 11, подчиненного процессорного блока 5. изменится и будет иметь вид, показанный на фиг, 9. В этом случае локальная память 37. и регистр 39. состояния подклю чены к системной шине 2, т.е, доступны для управляющего процессорного блока 5.1,В процессе обращения к локальной памяти 37, со стороны системной шины 2 процессор 38. вычислительного блока 11. переводится в режим ожидания (например, подачей с выхода 6-го разряда регистра 39состояния...
Мультипроцессорная вычислительная система
Номер патента: 1820392
Опубликовано: 07.06.1993
МПК: G06F 15/16
Метки: вычислительная, мультипроцессорная
...21), который поступает на входы готовности процессора 8 и блока 9 прямого доступа к памяти. Тем самым до снятия сигнала готовности цикл ожидания не вводится, После сигнала подтверж дения прямого доступа к памяти блок 9вырабатывает два сигнала низкого уровня "Запись памяти" и "Чтение ввода/вывода" (10821), которые поступают соответственно на блок 10 памяти и на второй вход второго 45 элемента ИЛИ-НЕ 20. Далее. сигнал "Чтение авода/вывода" через элемент ИЛИ-НЕ 20 поступает на вход инвертора 15, на второй вход элемента ИЛИ-НЕ 21 и на вход направления передачи магистрального уси лителя 11, задавая направление передачи сшины 7 данных системы на информационный вход-выход блока 10 памяти. С выхода элемента ИЛИ-НЕ 21 этот сигнал поступает на...
Мультипроцессорная вычислительная система
Номер патента: 768323
Опубликовано: 10.12.1995
Авторы: Баранцева, Белявский, Глушков, Голанте, Гребнев, Девятков, Деркач, Иваськин, Капитонова, Климентович, Летичевский, Рабинович
МПК: G01F 15/16
Метки: вычислительная, мультипроцессорная
1. МУЛЬТИПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая N процессоров, N перестраиваемых передатчиков и линию связи, причем i-й перестраиваемый передатчик (i 1, N) подсоединен к линии связи, отличающаяся тем, что, с целью повышения производительности, она содержит N блоков управления передатчиками, N блоков управления приемниками и N перестраиваемых приемников, причем первая группа выходов i-го процессора связана с первой группой входов i-го перестраиваемого передатчика, группа выходов которого соединена с группой входов i-го блока управления передатчиком, третья группа выходов процессора подсоединена к группе входов i-го блока управления приемниками, группа выходов i-го блока управления передатчиком связана с группой входов i-го...
Мультипроцессорная вычислительная система
Номер патента: 833082
Опубликовано: 20.04.1996
Авторы: Глушков, Гребнев, Деркач, Жук, Иваськив, Капитонова, Климентович, Летичевский, Рабинович
МПК: G06F 15/16, G06F 3/00
Метки: вычислительная, мультипроцессорная
1. МУЛЬТИПРОЦЕССОРНАЯ ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА, содержащая M процессоров, каждый из которых соединен двухсторонней связью с соответствующим блоком регистров связи, M блоков перестраиваемых передатчиков, M блоков перестраиваемых приемников, M блоков дешифрации команд управления передачей и M блоков дешифрации команд управления приемом, причем первая и вторая группы выходов i-го блока регистров связи подключены соответственно к первым группам входов i-тых блоков дешифрации команд управления передачей и блока перестраиваемых передатчиков, группа выходов которого соединена с шинами передачи данных системы, а вторая группа входов с первой группой выходов i-го блока дешифрации...