С использованием общей памяти, например, типа “почтовый ящик” — G06F 15/167 — МПК (original) (raw)
Устройство для выборки команд мультипроцессорной системывсесоюзная
Номер патента: 301705
Опубликовано: 01.01.1971
Авторы: Алексеевский, Гальперин, Иванов, Коминаров
МПК: G06F 15/167
Метки: выборки, команд, мультипроцессорной, системывсесоюзная
...операцию ИЛИ, поступает на вход схемы совпадения 8, которая в открытом состоянии пропускает последовательность сигналов с генератора 4 в счетчик 5.Дешифратор б, поразряднаяния 7 и триггер 8 позволяют омер процессора, на котором закончилась предыдущая операция.Триггер 8 сигналом со схемы сравнения 7 устанавливается в положение О, закрывая схему совпадения 3, тем самым зафиксировав в счетчике б номер процессора, пославшего запрос в регистр заявок 1. Одновременно со схемы сравнения 7 снимается сигнал обращения 8 к одному из блоков памяти 9.В положении 1 триггер 8 может быть возвращен через схему ИЛИ 10 либо импульсом начального сброса С, либо ответа д из блока памяти 9, сигнализирующим об окончании выборки команд из него,Одновременно...
Селекторный канал памяти
Номер патента: 326578
Опубликовано: 01.01.1972
МПК: G06F 15/167
Метки: канал, памяти, селекторный
...27, данные выбираются из памяти 2 принимаются на регистр 25 и посылаются в память 3 по содержимому второго регистра адреса данных через устройство 28.Получив из устройства 4 сигнал учета требования,канал модифицирует содержимое регистров 27 и Збпричем содержимое регистра счета данных уменьшается на единицу. Нуль регистра счета данных определяет окончание передачи данных.Передача данных из памяти 3 в память 2 происходит аналогично описанному выше режиму передачи данных из памяти 2 в память 3.При передаче данных из памяти 3 в память 2 в форсированном режиме канал через триггер 44 возбуждает шину 45 предварительной выборки, с помощью которой устройство 4 предоставляет каналу циклы памяти вне очереди, обеспечивая тем самымнепрерывность...
Вычислительная система
Номер патента: 330670
Опубликовано: 01.01.1972
Авторы: Инастранец, Иностранна, Соединенные
МПК: G06F 15/167
Метки: вычислительная
...результаты двух или более блоков вычислительных устройств для обработки информации будут готовы в одно и то же время. В другом варианте вместо использования синхронизирующей последовательности импульсов по шинам 40 - 42 операция контроля может быть выполнена при помощи любой хорошо известной селекции и блокирующего устройства.При помощи обзора операнд, требуемый для выполнения команды, идентифицируется в команде при помощи адреса операнда в операндной памяти 9, Подобным же образом вычисленный результат, который должен быть получен при выполнении команды, идентифицируется в команде при помощи адреса, под которым этот результат хранится в операндной памяти 9. Адреса операндов и вычисленных результатов являются идентифициру 5 о 15 20 25...
Устройство обмена
Номер патента: 439810
Опубликовано: 15.08.1974
Автор: Светников
МПК: G06F 13/00, G06F 15/167
Метки: обмена
...возникает при переполцецци буферной зоны, когда скорость записи в зону превышает скорость считывания из нее. Тогда блок управления 9 запрещает запись в зону, а переключатель каналов 5 переходит к поиску других устройств, треоующих обмена.Разрешающий потенциал ца шине 15 возникает в то случае, когда содержимое счет. чиков 1 и 2 не равно, что свидетельствует о том, что буферная зона заполнена не полностью. В этом случае блок управления вырабатывает импульс по шине 18, который добавляет единицу к содержимому счетчика 1. Таким образом, в счетчике 1 формируется аосолютный адрес записи, который указывает очередную свободную ячейку для записи информации в данную буферную зо у. Сигналом по шине 12 осуществляется выдача содержимого счетчика 1...
Устройство для обмена процессоров
Номер патента: 570049
Опубликовано: 25.08.1977
Авторы: Жиров, Сердюкова, Шильяков
МПК: G06F 13/00, G06F 15/167
Метки: обмена, процессоров
...жеи Ю.регистр 2 адреса в процессор поступают со- и в операции +ПРЕ.общения из канала от других модулей сис- Таким образом обмен между програмтемы н процессор может сам себе пос- ми центрального процессора с помощьюлать сообщение. раммно-аппаратных средств (операционнБлок 3 обеспечивает правильную времен- система + аппаратура) упрощает ,орвув последовательность работы всех осталь- низацию вычислительной системы и увеиых блоков. чивает быстродействие системы. Так каТак как блок 3 соединен с узлом 5, то имеется возможность групповой обработна регистре 6 формируется сумма адреса то время реакции на сообщение сокрвацаначала массива дескрипторов и номера бу О в Х раз,фера, передаваемого с регистра 2 черезгде 1 - время реакции на одно...
Мультипроцессорная система
Номер патента: 742943
Опубликовано: 25.06.1980
Автор: Усов
МПК: G06F 15/167
Метки: мультипроцессорная
...для каждой задачи группируются в массивы. Например, начальные адреса подпрограмм первой задачи хранятся в ячейках блока постоянной памяти с адресами 1-1 второй задачи - 1 +1 - 12и т.д.Третья группа 7 регистров предназначена для хранения смещения начальных адресов задач и обеспечивает хранение смещения начальных адресов подпрограмм для каждой задачи. В эти регистры записываются смещения начальных адресов подпрограмм задач, которые должны решаться и записываться в регистры распределения процессоров по задачам.6. При этом в первый регистр записывается смещение для первой задачи, во второй - для второй задачи и т,д.Пятый коммутатор 15 предназначен для коммутации регистров смещения начальных адресов задач и обеспечивает передачу содержимого...
Устройство для обработки данных
Номер патента: 809191
Опубликовано: 28.02.1981
Авторы: Бородачева, Лукашов, Осипов, Терентьев, Чичерин, Шмигельский
МПК: G06F 15/167
Метки: данных
...а по выходам с управляющим входом интерфейса общей шины и с управляющими входами индивидуальных интерфейсов 5.1, , 5.К.Устройство для обработки данных работает следующим образом.Любые из К (гп К) процессоров 1,1, 1.2, , 1.К, независимо друг от друга во времени, формируют физические адреса для обращения к памяти или к другому процессору. Значение кода адреса определяет путь обращения любого процессора 1 1 (1 = 1, 2, , К) либо к подблоку памяти 31 через индивидуальную шину 1 и индивидуальный интерфейс 51, либо по общей шине к процессору 1.) (13; 1) = 1, 2,К) или к подблоку З.п (1и, 1, и = 1, 2, , К) памяти. Если сформированный процессором 1,1 код адреса совпадает с андресом собственного подблока памяти 3 1, то процессор по...
Устройство для сопряжения процессоров через общую память в многопроцессорной системе
Номер патента: 1231508
Опубликовано: 15.05.1986
Авторы: Головин, Денищенко, Ерзаков, Черепьяная
МПК: G06F 15/167
Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения
...второй группы 27, 28, с выходов которых по31508 6 5 10 15 20 30 35 40 15 50 55 В 12 ступают на информационные входы второго узла 34 приоритета. Аналогично поступают заявки на считывание сообщений иэ ОЗУ 3 на информационные входы первого узла 33 приоритета с выходов признаков ненулевого состояния счетчиков 31, 32 заявок и на информационные входы третьего узла 35 приоритета с выходов признаков переполнения счетчиков 31, 32 заявок. С помощью трех узлов 33-35 приоритета определяется заявка., которую необходимо обслужить в данный момент. Если обслуживается заявка на запись, сообщения в ОЗУ 3, то на одном из выходов второго узла 34 вырабатывается сигнал логической "1", по которому Формируется требование прерыва.ния в соответствующую...
Устройство для сопряжения процессоров через общую память в многопроцессорной системе
Номер патента: 1388881
Опубликовано: 15.04.1988
Авторы: Головин, Денищенко, Ерзаков, Кравченко
МПК: G06F 15/167
Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения
...сформированных в управляющейчасти форматов сообщений, передаваемых по выходу "Выход сообщений" устройства в общую память. Формат этихсообщений следующий: 111 в признаке "код типа информации",Команда управления Начало масива в виде кода 111 ХХХХХ содержится в трехпервых разрядах признака Данные1 команда управления "Конец массива в виде кода ОООХХХХХ, команда управления "Пуск" - в виде кода 110 ХХХ,а команда управления Стоп - в виде кода 101 ХХХХ с запоминанием в триггере запуска.Устройство начинает работать после того, как на блок управления режи мом поступает команда Пуск . Триг 138888гер запуска устанавливается в состояние 0 по каналу управления разрешается 1-го узла приоритета.При поступлении команды управления 5 "Разрешение...
Устройство для сопряжения процессоров через общую память в многопроцессорной системе
Номер патента: 1444800
Опубликовано: 15.12.1988
МПК: G06F 15/167
Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения
...сообщения на вход сообщений устройства. На выходе "Признак считывания" блока 23 формируется сигналкоторый устанавливает по вторым входам второй 4 и третий 5 мультиплексоры в режим "Считывание", при котором на выход второго 4 и третьего 5 мультиплексоров соответственно поступают коды с их первых информационных35 входов и выбирается секция адреса считывания блока 6. Код с выходов второго и третьего 5 мультиплексоров образует соответственно адрес секции общей памяти системы, из которой выби О рается сообщение в соответствующий регистр 2-1, 2-И, и адрес ячейки секции адресов считывания блока 6, в которой хранится адрес ячейки заданной секции общей памяти системы, откУда 45 считывается необходимое сообщение. Сигнал "1" с выхода "Признак...
Вычислительная система
Номер патента: 362578
Опубликовано: 30.12.1988
МПК: G06F 15/167
Метки: вычислительная
...централизованного управления.Блок-схема предлагаемой вычислительной системы приведена на чертеже.Вычислительная система состоит из ш элементарных машин 1, системы связи 2, централизованного устройства управления 3, устройства 4 широкоформатной памяти, распределителя команд 5.Элементарные машины 1 и система связи 2 могут быть сконструированы любым известным способом в зависимости от назначения системы.Централизованное устройство управления 3 служит для формирования последовательности адресов, управляющих чтением команд из устройства 4 широкоформатной памяти, преобразования индексных регистров и выполнения других операций центрального управления в соответствии с требованиями системы. Шины 6 служат для подачи управляющих сигналов и...
Устройство для сопряжения двух процессоров через общую память
Номер патента: 1515172
Опубликовано: 15.10.1989
Авторы: Антипин, Волков, Каюшев, Киселев, Циглер, Чуев
МПК: G06F 15/167
Метки: двух, общую, память, процессоров, сопряжения
...ожидания эапро.са,При обращении к блоку 1 оперативной памяти второго процессора 21 устройство работает аналогично.При одновременном появлении сигналов на входах 10 и 11 запроса доступак блоку 1 оперативной памяти триггер6 сохраняет свое состояние, осуществляя обслуживание одного из процессоров аналогично описанному процессу.После снятия сигнала с входа 10или 11 запроса доступа к блоку 1 оперативной памяти процессором 20 или 21,получившим доступ, триггер 6 переключается за счет наличия на его входесигнала запроса от другого процессора 20 или 21 и устройство обслуживаетсоответственно другой процессор.Формула из о бре тенияУстройство для сопряжения двух процессоров ч ерез общую память, содержащее блок оперативной памяти, мультиплексор...
Двухпроцессорная вычислительная система
Номер патента: 1529241
Опубликовано: 15.12.1989
Авторы: Комаров, Лебедев, Шубин
МПК: G06F 15/167
Метки: вычислительная, двухпроцессорная
.... Этот сигнал потупает на прямой вход элемента И 34,ак как второй вычислительный блок 2этот момент времени не обращаетсяобщей системной шине, то на инверсом входе элемента И 34 присутствуетазрешающий уровень, что обеспечивает удовлетворение требования блока 1на доступ к общей шине путем формирования на выходе элемента И 34 активного уровня сигнала, поступаюшегона входы выборки шинных Формирователей 28-30. При этом системная шинаблока 1 соединяется с общей системной 20шиной. Это обеспечивает чтение изпрограммного ПЗУ 4 очередной командыи прием ее в процессор блока 1Обращение к общей системной шине в циклахприема информации завершается по заднему фронту сигнала "Прием , генерируемого блоком 1. При этом формируется задний фронт сигнала...
Устройство для сопряжения процессоров через общую память в многопроцессорной системе
Номер патента: 1557570
Опубликовано: 15.04.1990
Автор: Ерзаков
МПК: G06F 15/167
Метки: многопроцессорной, общую, память, процессоров, системе, сопряжения
...6 поступает сигнал "0", который запускает циклы записи блоков 3 и 4 по ранее установленным адресам.1При работе в режиме "Считывание" на выходе признака считывания блока 11 вырабатывается сигнал "1", которыйпоступает на вход первого блока 5 управления памятью и вход блока 10 синх-.ронизации. Одновременно на выходе адреса считывания заявок блока 11 вырабатывается позиционный код, которыйпоступает на соответствующий вход разрешения передачи соответствующего блока 1, на вход строба соответствующегорегистра.2 и входы шифратора 9, Блок 1 и регистр 2 подготавливаются к приему данных с входа сообщений устройства и к передаче их соответствующему процессору, а шифратор вырабатывает двоичный код, который поступает на выходы адреса секции общей...
Многопроцессорная вычислительная система
Номер патента: 1665381
Опубликовано: 23.07.1991
Авторы: Боровиченко, Ермакова, Степанов
МПК: G06F 15/167
Метки: вычислительная, многопроцессорная
...магистрали закончится после того, как все процессоры 2 п роведут исследование содержимого собственной кэш-памяти и, при необходимости, запись в нее информации с магистрали, Элемент И 16 процессора 2, выполняющего запись на магистрали, получив ответ с блока 1 памяти по шине 27 ответа и ответы от процессоров 2 по шине 28 ответа на запись, устанавливает через элемент ИЛИ 19 готовность в операционный блок 3.Формула изобретения Многопроцессорная вычислительная система, содеращая блок общей памяти, И процессоров, каждый из которых содержит операционный блок, четыре шинных формирователя, блок арбитра магистрали, два элемента И, элемент ИЛИ, два элемента НЕ, причем вход-выход адреса и вход-выход данных каждого из процессоров через одноименные...