Сумматора — Метка (original) (raw)
Патенты с меткой «сумматора»
Устройство импульсного сумматора
Номер патента: 79619
Опубликовано: 01.01.1949
Автор: Михайлов
МПК: G06G 7/14, H03K 11/00
Метки: импульсного, сумматора
...С) ,ОСОС ИС ОсНс"Я ТО ис";-с Й СТОООП, ВУЦОД 5.ТСП1 с)с,. с сП СС ОРМ . С)СДто 1 Ь, ;0 сне ДЧ 51(- Г 5(с "Яг,всСЛРС( ЯНОДНО 0 Я . .1 О ИЗЗОМ. 33)5 Дивс РЛЬ.,:М; сОЧ ДСЯ ПИТЯНИЕ От ДСЛИТЕ(;с "По"НОГО П Я ПРИ (ЕНИЯ Я МЕж;.и с;, и (;ОЯО 1 ;ГЬ ЕИОтвеет пря;кение 1 с, снимаемое свер.(пс. о соппотивлсния делителяпа Гряжс 1-ия,гяп5,)(снпе А, снимаюос с нижне О ( 0(с, ТРВ СНИЯ ДЕЛИТЕЛЯ На.- прсрк-сгс (по зсетс 5 л 5 собГ 1 СР 1 ОТР НИТЕЛЬНОГО ЗЯРЯДЯ СМс 5 )Юцнм КОПДЕПСатсраМ.В анодпье цспи лампы с, включены обмотки диффсренциальногореле "-, и Р- Регулировка этогорс.е а преобладание обеспечиваетдлителиос замыкание контяктя реле в том или другом положечиипри подаче короткого импульса. Наличие блоки ровочных конденсато.ПОВ СЬ НГстнр;10 НИХ ООМОТСИ...
Устройство переноса сумматора
Номер патента: 377770
Опубликовано: 01.01.1973
МПК: G06F 7/50
Метки: переноса, сумматора
...И 5,б и ИЛИ - НЕ 7, реализует функцию неравнозначности (+1) разряда. Схема И -ИЛИ - НЕ (+1) разряда, составленная изэлементов И 8 и 9 и элемента ИЛИ - НЕ10, вырабатывает сигнал отсутствия переноса(+1) разряда, При появлении переноса в(+1) разряде на выходе элемента 10 возникает сигнал О полярности. Один вход элемента И 9 связан с входом 11, принимающим сигнал переноса 1-го разряда, другойвход элемента И 9 - с выходом схемы неравнозначности (+1) разряда.Входы 12 - 15 связаны с выходами триггеров регистров слагаемых (+2) разряда. Элементы И 16, .17 и элемент ИЛИ - НЕ 8составляют схему неравнозначности (+2)разряда. Сигнал переноса (+2) разряда вырабатывается схемой, состоящей из элементовИ 19 и 20 и элемента ИЛИ - НЕ 21.На входы 22 - 25...
Разряд двоично-десятичного сумматора
Номер патента: 441562
Опубликовано: 30.08.1974
Автор: Алиев
МПК: G06F 7/385
Метки: двоично-десятичного, разряд, сумматора
...кода 8 - 4 - 2 - 1 (С==0 - :6).В дальнейшем под 2; понимается представлением цифры Р, в коде сумматора.Код цифры У, поступает на узел 3 инверсиикода, управляемого по входу А-признаком Хзн.На выходе узла 3 получается четырехразрядный двоичный код числа2 с Хн - О(2)15 - 2 Хзн = 1На схему подаются сигналы управления, покоторым в сумматоре 1 происходит сложениецифр, подаваемых на его входы, - Г;, Х;,ч- ь 6 д (по признакам ч г - 1 и дв сумматордобавляются соответственно цифры 1 и 6).При Хзн=О сумматор 1 работает в обычномпорядке. Если Х,=1, код сумматора, подаваемый по цепям обратной связи на его вход,с помощью узла 3 инвертируется. Это приводит к тому, что результат сложения оказывается записанным в сумматоре в инверсном коде....
Устройство для контроля переносов сумматора
Номер патента: 482745
Опубликовано: 30.08.1975
Автор: Кучукян
МПК: G06F 11/04
Метки: переносов, сумматора
...31 в 3 формирователи дублированных переносов) и 5 при их неравенстве, что соответствует наличию неисправности в цепях переноса контролируемого сумматора, вырабатывается сигнал ошибки, поступающий на выход устройства через элемент ИЛИ 4.10 В режиме диагностики на управляющийвход 1 устройства подается сигнал 0, а на остальные входы устройства 5, - 5 подаются комбинации сигналов, имеющие сигнал 1 на одном из входов устройства и сигналы О 15 на остальных входах. Если, например, навход 5, подан сигнал 1, а на остальные О, то 1 должна появиться на выходах сумматора по модулю два 2 и элемента ИЛИ 4. Отсутствие сигнала на выходе 20 устройства в этом случае свидетельствует онеисправности типа залипание О в этих элементах. При подаче...
Устройство для контроля сумматора
Номер патента: 483673
Опубликовано: 05.09.1975
МПК: G06F 11/02
Метки: сумматора
...контрольные характеристики. Вместе с этим по одной из шин 10, 11 или 12 управляющий сигнал, соответствующий выполняемой логической операции поразрядного сложения (по шине 10), логического сложения (по шине 11) или логического умножения (по шине 12) поступает на первую группу входов блока переключения 7 и параллельно на вторые группы входов регистра результата б и блока сдвига 13.Выход регистра результата 6 соединен со входом первого узла свертки 14 по модулю, на выходе которого образуется свертка результата выполняемой логической операции в соответствии с управляющим сигналом, действующим на шинах 10, 11 пли 12.Шинами 15 выход первого узла свертки 14 по модулю подключен к первой группе входов узла сравнения 16.Выход блока переключения 7...
Устройство для контроля сумматора
Номер патента: 510716
Опубликовано: 15.04.1976
Авторы: Беришвили, Гахария, Кипшидзе, Мурадян, Чачхиани
МПК: G06F 11/28
Метки: сумматора
...13 и 14 при заданной величине резистора 3 и напряжений - Е и +Е и уровня напряжений логического О и 1.Когда на вход х, ключевой схемы подается код 1, то в средней точке между резисторами 13 и 14 преобладает положительное напряжение, которое запирает диод 19, Поэтому напряжение +Е поступает на вход усилителя без погрешности через суммирующий резистор 3 и диод 20,Проводимости суммирующих резисторов 3, 4, 5, б, 7 и резистора 15 усилителя 1 подобраны так, что,коды хх 2, хз и х 4 имеют один вес, 1 код х 5 - два веса, и напряжение - Соп. - три веса.При поступлении на вход устройства кодовых комбинаций 1 - 8 на выходе инвертора 11 устанавливается код О, а на выходе 1 2 3 4 5 б 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27...
Устройство для контроля сумматора
Номер патента: 551646
Опубликовано: 25.03.1977
Авторы: Лихтер, Мержвинский, Стоенко
МПК: G06F 11/04
Метки: сумматора
...по кечетности 5 про,ьзводитсяпутем генерации набора кодов, который обеспечивает активизацию всех цепей сумматооа 1, а от кего и всех цепей блок контроляна нечетности 5.Генерация кодов осуществляется микропрограммно схемным способом с помощью.г оратора кодов 8, регистров 9 и 10, узла микропоограммного управления 3 и проверочных микропрограмм, находящихся вузле памяти микрокоманд 4.Генератор кодов 8 ка первом и второмвыходах формирует определенную последовательность кодов, используемую через регистры 9 и 10 в качестве двух операндовдля сумматора 1.В исходном положении значение каждогооперанда равно кулю, На первом (медленном) выходе параллельный код изменяетсяот 00 до 11, т,е, значение каждого последующего кода равно значению...
Блок переноса для матричного сумматора
Номер патента: 624229
Опубликовано: 15.09.1978
Авторы: Есипов, Захаревич, Мещеряков, Никаноров, Попов, Степанов, Фомин, Хетагуров, Юшкетов
МПК: G06F 7/50
Метки: блок, матричного, переноса, сумматора
...соединены с выхоцными шинами 14 и 15 переноса в спецующий разряд.Уэеп коммутации содержит четыре маггитных сердечника 16 17, 18, 19, прошитых кроме перечиспенных шин, обмотками управпения., 2 О, коорые поцкпючены70к амиттервм и базам соответствующихтранзисторов 21, 22, 23 и 24,Работает устроиство спецуюшим образом.В первом такте на входные шины 4 соцного из разряцов матричного сумматорапоступает коц поразрядной суммы в коце (1) иэ (п 1), Г 1 ри этом,. в регистры 1и 2 записывается вход поразрядной суммы и суммы, увеличенной на единицу, соогЗоветс твенно. В этом же такте осущес гвляе гсяподача сигналов П(перенос) и Ф (старшаяцифра) на уэеп коммутации 1 О, где прсисходит вычисление функций 11, П, Г 17 о 1и ПЧгП, опрецепяющих...
Электронно-оптическая ячейка сумматора
Номер патента: 691889
Опубликовано: 15.10.1979
МПК: G06G 9/00
Метки: сумматора, электронно-оптическая, ячейка
...фотобатарей 11.Входные сигналы Х, Х, Х в видесветовых потоков одинаковой интенсивности подаются на солнечные фотобатареи 9 - 11 соответственно. Возникающая при падении световых потоков насолнечные фотобатареи ЭДС позволяетрегулировать разность потенциалов накаждом из пяти включенных в цепь электрооптических вращателей. При фиксированном наборе световых потоков Х, Х ,Х вращатели могут находиться в двухразличных состояниях в зависимости отих расположения в ячейке, Состояниевращателя характеризуетсяипиотсутствиемнапряжения на нем,или определеннойразностью потенциалов, зависящей отинтенсивности любого из световых потоков Х, Х, Х и во всех случаях равной одному и тому же значению ЭДСодной солнечной фотобатареи,Ячейка работает следующим...
Устройство для контроля сумматора
Номер патента: 805317
Опубликовано: 15.02.1981
Авторы: Андреасян, Каграманов, Кучукян, Сароян, Сарьян
МПК: G06F 11/14, G06F 7/50
Метки: сумматора
...с нечетными входами.2.1, 2.3, 2.5,. ,2(п) устройства, другие входы вс нечетными выходами 4 О 4.1, 4.3, 4.54.(п) блока 5 Формирования дополнительных сумм а выходы - с входами элемента ИЛИ 6.Первые 2 п входов блока 5 соединены с входами 7 (7.1, 7.2, 7.37.2 п), 45 а (2 п+1)-ый вход - с входом 8 устройства. На входы,7 поступают входные операнды, а на вход 8 - перенос с предыдущих разрядов. В состав устройства входит также второй блок 9 сло- у жения по модулю два, входы которого соединены с выходами 4 (4.1, 4.2, 4.34.п) блока 5, а выход - с (и+1)-ым входом блока 1. Выходы 10 и 11 являются соответственно первым и вторым выходом устройства.Устройство работает следующим образом.Операнды и перенос с предыдущих разрядов поступают на блок 5....
Ячейка оптоэлектронного сумматора
Номер патента: 809178
Опубликовано: 28.02.1981
МПК: G06F 7/56
Метки: оптоэлектронного, сумматора, ячейка
...сигнал, фото- гальванический элемент возбуждает напряжение О,. Если на вход сумматора поступают два или три сигнала, то фотогальванический элемент 1 возбуждает напряжение У и 13 з соответственно.Ввиду практической линейности люкс- вольтовых характеристик нагруженного фотогальванического элемента 1 можно считать, что 13 РО, 132 Ц и 13 РЗБ. При включении последовательно с фотагальваническим элементом 1 светодиода 4 и туннельного диода 3 нагрузочные прямые параллельны. Вольтамперная характеристика туннельного диода 3 подобрана таким образом, что величины токов Э (Ь 1) и 3 (13 з) достаточны, а величины токов Э(13 о) и 3 А) недостаточны для высвечивания светодиода 4. Величина сопротивления фотодиода 2 также принимает четыре значения. Если,...
Устройство для формирования переноса матричного сумматора
Номер патента: 860069
Опубликовано: 30.08.1981
Авторы: Гамкрелидзе, Месропова, Метревели, Элизбарашвили
МПК: G06F 7/56
Метки: матричного, переноса, сумматора, формирования
...матричного блока элементов И, второйвход которого является управляющимвходом устройства,На чертеже приведена принципиальная схема предлагаемого устройствадля формирования переноса матричногосуммФтора.Устройство содержит входные матричные шины 1 и 2, первый матричныйблок 3 элементов И, матричный блок4 элементов ИЛИ, матричный блок 5сдвига, второй матричный блок б элементов И, управляющий вход 7 и выходную матричную шину 8, причем матричные блоки элементов И и ИЛИ, вчастности, могут быть выполнены в 5 1 О 15 20 25 30 35 40 45 50 55 60 65 виде активных, оптически упранляемых транспарантов,Устройство формирования переносаработает следующим образом.На входные матричные шины 1 и 2устройства одновременно подаютсячисловые картины, в которых для...
Цепь сквозного переноса двоичного сумматора
Номер патента: 943711
Опубликовано: 15.07.1982
Автор: Дохов
МПК: G06F 7/50
Метки: двоичного, переноса, сквозного, сумматора, цепь
...переноса данного разряда цепи переноса.На чертеже приведена функциональная схема цепи сквозного переноса двоичного сумматора.9437Цепь переноса содержит в каждом разряде ключи 1 и 2, элементы И 3 и 4, развязывающий диод 5 и токозадающий резистор 6. Упраюиюющий вход 7 ключа 1 соединен с выходом элемента И 3, 5 информационный вход 8 подключен к шине питания, а выход 9 через резистор 6 подключен к выходу 10 разряда цепи переноса. Управяпоший вход 11 ключа 2 подключен к выходу элемента И 4, 10 информационный вход 12 - к нулевой шине, а выход 13 - к выходу 10 переноса разряда цепи переноса. Вход 1.4 разряда цепи переноса подключен также к входу 15 переноса соответствующего 15 разряда сумматора. На входы элемента 3 подаются прямые значения...
Устройство для формирования сигнала переноса параллельного сумматора на приборе с зарядовой связью
Номер патента: 962924
Опубликовано: 30.09.1982
Автор: Милославский
МПК: G06F 7/50
Метки: зарядовой, параллельного, переноса, приборе, связью, сигнала, сумматора, формирования
...уровень напряжения напряжению Ч . Все области 1 содержат входные диоды и электроды, на которые должно быть подано постоянное напряжение по абсолютной величине меньшее, чем Ч , что обеспечивает Формирование и передачу зарядов в области под соответствующие электроды 2 при наличии на них напряжения Ч. Источник напряжения смещения Е должен иметь величину напряжения, достаточную для создания во всем ПЗС постоянного "тянущегоф поля, увеличивающего быстродействие устройства вследствие ускоренного передвижении зарядов в случае их появления и создания соответствующих условий для их,движения по ПЗС в направлении сквозного переноса.По существу, Функции сигналов по шинам 8 и 11 совпадают, то есть они могут быть обьединены.Устройство работает...
Устройство для контроля последовательного сумматора вычитателя
Номер патента: 968818
Опубликовано: 23.10.1982
Авторы: Качанов, Стреляев, Шкабара
МПК: G06F 11/26
Метки: вычитателя, последовательного, сумматора
...И 15 сигналы единиц переноса поступают нв вход47 сумматора 6, в результате чего нввыходе 63 этого элемента формируетсясумма по модулюдва очередного разрядасуммы и единицы переноса. Эта сумма свыхода 63 сумматора 6 подается нв вход64 элемента 7 задержки, с его выхода65 подается нв вход 66 элемента ИЛИ8, в с выхода 67 последнего поступаетна счетный ввд 68 триггера 9, Еслисигнал на выходе 67 элемента 8 равен1 логической единице, то триггер 9 пере-"водится в противоположное состояние,Таким образом, если сумма по модулю:два кодов слагаемых равна сумме помодулю два кода суммы и единиц переноса,то триггер 9 к концу операции находитсяв нулевом состоянии. В противном случаетриггер 9 окажется в единичном состоянии и на единичном выходе 70...
Устройство для обнаружения и исправления ошибок сумматора
Номер патента: 1038946
Опубликовано: 30.08.1983
Автор: Яковлев
МПК: G06F 11/28
Метки: исправления, обнаружения, ошибок, сумматора
...элемента ИЛИ-НЕ, вход которого объединен с первым входом элемента И и является седьмым входом блока,-е входы 1-х элементов И группы (1 =2,3, 6 1 образуют первый вход блока, ( 1 + 1)-е входы 1 -х элементов И группы образуют второй вход блока, второй вход второго элемента И групры объединен с вторыми входами к-х элементов И группы ( к 3, 4 ) 5, 6 ), третий вход третьего элемента И группы объединен с третьими входами к-х "элементов И группы ( к 4,5,6 1, четвертый вход четвертого элемента И группы объединен с четвертыми входами к-х элементов И группы (к = 5,61,пятые входы пятого и шестого элементовИ группы объединены между собой,-е входы- х элементов ИЛИгруппы ( 1 = 1,2 .5; 1 = 1,1 + 1) 15 )6) соответственно объединены иобразуют четвертый...
Блок переноса для матричного сумматора
Номер патента: 1061135
Опубликовано: 15.12.1983
Авторы: Голотюк, Попов, Юшкетов
МПК: G06F 7/50
Метки: блок, матричного, переноса, сумматора
...с кон. цами шин считывания соответственно первого и второго в-разрядных регистров того же гп-ичного разряда, третий вход узла коммутации соединен с входом старшей цифры, а четвертый вход - со входом поразряд. ного переноса а-ичного разряда блока, первый и второй выходы узла коммутации соединены с началами шин считывания соответственно первого и второго т-ичных регистров следующего п-ичного разряда, пятый вход узла коммутации соединен с входом инверсии старшей цифры, а шестой вход - с входом инверсии поразрядного переноса т.нчного разряда блока, седьмой и восьмой входы узла коммутации соединены соответственно с третьим и четвертым выходами узла коммутации прудыдущего т-ичного разряда. пт-ичные разряды разбиты на группы, причем третий и...
Устройство для контроля сумматора
Номер патента: 1111167
Опубликовано: 30.08.1984
Авторы: Лукашевич, Остафин, Соловей
МПК: G06F 11/10, G06F 7/50
Метки: сумматора
...4-6 формирования остат-,ка по модулю ъ, сумматор 7 остатков,схему 8 сравнения, группу 9 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ. Информационные входы регистров 1,2 первого и второго слагаемых являются соответственно входами первого и второго слагаемых контролируемого сумматора, выходы регистров 1,2 соединены соответственно с первым и вторым входами сумматора 3 слагаемых и входами первого и второго блоков 4,5 формирования остатка но модулю 1 ъ ., Выходы сумматора 3 слагаемых соединены с входами третьего блока 6 формирования остатка по модулю Ф и первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы 9, выходы которых являются выходом результата контролируемогосумматора. Выходы блоков 4 и 5 соединены с соответствующими информационными...
Устройство для контроля последовательного сумматора
Номер патента: 1264188
Опубликовано: 15.10.1986
МПК: G06F 11/26
Метки: последовательного, сумматора
...типа.Цифры ( -1,0.1) на выходах контролируемого последовательного сумматора и входах 11 и 12 устройства представлены сигналами на двух шинах соответственно в виде 10,00,01.Работа устройства основана на анализе кода результата. В случае отказа по нулю или единице любого элемента контролируемого сумматора в коде результата появляются запрещенные комбинации, что обнаруживается устройством контроля.Тактирующий сигнал, поступающий на вход 10 устройства, синхронизирует работу устройства и контролируемого сумматора, В исходном состоянии все триггеры 7-9 сброшены в. нуль. Цепочка элементов, включающая триггеры 7 и 8, элемент И 1, обнаруживает в коде контролируемого результата три подряд отрицательных разряда, В этом случае выдается сигнал...
Устройство для контроля сумматора
Номер патента: 1377860
Опубликовано: 28.02.1988
Авторы: Домбровский, Дуда, Узлова
МПК: G06F 11/30
Метки: сумматора
...будут единичные сигналы и на вход переноса сумматора 5 поступает единица. В этом случае в сумматоре 5 суммируется число 000, поступающее с выхода счетчика 1, число 11.,;1, поступающее с прямого выхода триггера 2, и единица переноса, В результате на выходе сумматора 5 должно сформироваться число 000, равное числу в счетчике 1.Далее следующий тактовый импульс данного интервала записывает в счетчик 1 единицу, Триггер 3 перебрасывается в единичное состояние по той причине, что на прямом выходе триггера 2 и инверсном выходе триггера 3 единичные сигналы, При этом на выходе элементов И 6, 7 возникают нулевые сигналы и значение на выходе элемента ИЛИ 8 зависит только от значениясигнала на выходе переноса сумматора 5. В результате в сумматоре...
Устройство для контроля сумматора
Номер патента: 1527631
Опубликовано: 07.12.1989
Авторы: Домбровский, Дуда
МПК: G06F 11/30, G06F 7/50
Метки: сумматора
...4суммируется число 000, поступающее с выхода счетчика 1,число 111,поступающее с прямого выхода триггера 2, и единица переноса. В результате на выходе сумматора формируетсячисло 000, равное числу в счетчик 1, а на выходе переноса сумматора4 - единичный сигнал.Галее следующий тактовый импульсданного интервала записывает в счетчик 1 единицу, При этом состояниетриггера 2 не изменяется. В результате в сумматоре 4 суммируетсячисло 001, поступающее с выхода;четчика 1, число 111, поступающее с прямого выхода триггера 2, иединица, которая поступает также спрямого выхода триггера 2, Числа свыходов сумматора 4 и счетчика 1,а также значения сигналов с выходапереноса сумматора 4 и прямого выхода триггера 2 поступают на входыблока 3 и узла 6...
Блок формирования переносов параллельного сумматора
Номер патента: 1571576
Опубликовано: 15.06.1990
Авторы: Геращенко, Грачев, Иванова
МПК: G06F 7/50
Метки: блок, параллельного, переносов, сумматора, формирования
...элементами 7 и 8, ПриН -- Н == Н- "1 на выходеэлемента И 7 устанавливается значениелогической единицы, а на выходе элемента И-ИЛИ-НЕ 8 - значение логического нуля. В этом случае транзистор3 закрь;т, транзисторы 4 и 5 такжезакрыты (так как при Н л = 1 Р= В== О), а транзистор 9 открыт, и сигнал на выход 16 блока проходит только с входа 11 блока через элементыНЕ 10 и транзистор 9. При Н,НН= 0 на выходе элемента И 7устанавливается значение логического нуля, транзистор 9 закрывается,и сигнал на выход 16 блока может поступить только по цепи последовательного переноса, образованной разрядными звеньями 2. Если Н= О, то навыходе элемента И-ИЛИ-НЕ 8 устанавливается значение логического нуля,транзистор 3 закрывается, но...
Схема формирования переносов сумматора
Номер патента: 1624443
Опубликовано: 30.01.1991
Авторы: Горский, Ковалев, Коваленко
МПК: G06F 7/50
Метки: переносов, сумматора, схема, формирования
...1, то на выход 5 г-го б)локд 1 проходит сигнал сего входа 4 . Если Р, = 1 и О ; = О, тонд выходе 5 .-го блр)ка 1 устдцдвливается уровень логического нуля независимо от значения сигнала цд его входе 4, В противном случае (Р, = 1 и Ь, = 1) на выходе 5 -г блока 1 сохраняется .единичное значение сигнала. Для выполнения указанные выше функций блок 1 переноса может быть реализован на двух элемецтах ИЛИ-НЕ 23 и 24 и трех транзисторах 25-27(фиг.2). Таким образом по цели сквозного переноса происходит распространение инверсных значений сигналов переноса (С; = 1; + ,С;,). Одновремен; но на выходах 7 блоков 1 устанавливаются прямые значения сигналов распространения переноса (Р,) . Причем, если Р, = =- Рп , = 1, то на выходе элемента И,...
Блок переноса сумматора
Номер патента: 1695293
Опубликовано: 30.11.1991
Авторы: Коваленко, Малинин, Сомов, Щетинин
МПК: G06F 7/50
Метки: блок, переноса, сумматора
...10 тока, проходит через открытый транзистор 7 на резистор 9. При этом нэ прямом выходе 16будет уровень напряжения, соответствующий логическому нулю (Р=О), а на ин-версном выходе 17 - уровень логическоиединицы (Р=1).Если А=1, В=О или А=О, В=1, то один изтранзисторов 1 и 2 откроется, и в зависимости от значения сигнала С ток, вырабатываемый источником 1 О тока, потечет либо врезистор 8 через открытый транзистор 4(при С=1), либо.в резистор 9 через открытый транзистор 6 (при С=О). В результатена выходах 16 и 17 устанавливаются значения Р=1, Р=О при С=1 или Р=О, Р=1 приС-О.Если А=1 и В=1, то транзисторы 1, 2, 3 и5 откроются, и независимо от значения сигнала С ток с источника 10 тока потечет через резистор 8. При этом на выходах 16 и 17...
Блок формирования переноса сумматора
Номер патента: 1718214
Опубликовано: 07.03.1992
Автор: Павлова
МПК: G06F 7/50
Метки: блок, переноса, сумматора, формирования
...2 разряда 11 пропускает уровень сигнала логической единицы на выход 16 переноса разряда 11(С 1), а также на исток р-канально1718214 35 10 20 го транзистора 2 разряда 12, который закрыт уровнем сигнала логической единицы, поступающего на его затвор с выхода элемента ИЛИ - НЕ 19 разряда 12, на соответствующие входы которого поступают уровни сигналов логического нуля, уровень сигнала логической единицы на сток транзистора 2 разряда 1 г и на выход 17 переноса разряда 12 (Сг) не передается. Транзистор 2 разряда 1 э открыт уровнем сигнала логической единицы, поступающего с выхода элемента ИЛИ - НЕ 19 разряда 1 э, на входы которого поступают уровни сигналов логического нуля и логической единицы, открытый транзистор 2 разряда 1 э передает...