С использованием устройств с последовательной адресацией, например сдвиговых регистров, регистров счетчиков — G11C 8/04 — МПК (original) (raw)
Устройство для накопления стационарных электрических сигналов
Номер патента: 310253
Опубликовано: 01.01.1971
Авторы: Белов, Винокуров, Николаев
МПК: G06F 17/18, G11C 8/04
Метки: накопления, сигналов, стационарных, электрических
...программный блок б, а регистры адреса 4,5, числа 2 и дополнительный регистр 9 устанавливаются в З 0 нулевое состояние, Программный блок открывает задающий генератор 8 и в дополнительный репистр поступают импульсы с частотой 1 лггц, т, е. с периодом 1 мксекЕсли состояние триггеров дополнительного регистра 9 и первой пруппы триггеров регистра адреса 4 совпадают, то схема сравнения 7 выдает импульс, разрешающий блоку кодирования 1,проанализировать амплитуду сигнала,на входе и цросуммкровать ее двоичный аналогв регистре числа 2.Программный блок записывает результат суммы в ячейку запоминающего блока 8 и вырабатывает команду переключения адреса второй группы триггеров адресного регистра, Разбиение адресного регисцра на пруппы зависит от...
Усройство для динамического распределения памяти
Номер патента: 607275
Опубликовано: 15.05.1978
Автор: Геолецян
МПК: G11C 7/00, G11C 8/04
Метки: динамического, памяти, распределения, усройство
...9 второйгрхппы, входы которых подключены к вхсдам10 устройства.Базовые регистры 5 и 9 предназначены соответственно для хранения информации о длинах фрагментов памяти и о начальных адресахфрагментов.Входы 2, 8, 10 соединены с регистрами процессора (на фцг. 1 ц фцг, 2 не показаны).11 ервый выход регистра 1 подключен к одному входу блока 7.Блок 3 сравнения (см. фиг. 2) содержити блоков 11, 1, ,11, предназначенных дляобразования знаков разностей между содержимым регисгра 1 и базовыми регистрами 5.Пс г 1 ц входы блоков 11 соединены с входом2блока 3, а вторые входы блоков 11 - с соответствующими входами 13 блока 3: второй входблока 11, - с входом 13 второй вход блока11 - с входом 132 и т. д.Первые выходы блоков 11 (кроме блока 11)сое;сццены с...
Устройство для выбора информации из блока памяти
Номер патента: 615538
Опубликовано: 15.07.1978
Авторы: Гусев, Иванов, Контарев, Кремлев, Кренгель, Шагивалеев, Щетинин, Ярмухаметов
МПК: G06F 12/02, G06F 9/00, G11C 7/00 ...
Метки: блока, выбора, информации, памяти
...4, и сигналы микроприказов с его выходуправляют устройством в течение одного таьта работы, Это могут быть мнкроприказы загрузки констант на счетчики О н 11, пересылки данных по шинам 12 и 13 н т. п, действия по обработке информации, Достаточно сложные микропрограммы, как 1 в правило, имеют общие блоки стандартнойможно выполнять по микропрограмме вычитания, т 1 рервавее выполнение до ветви записи результата. В этом случае решение о прекращении операции принимается по колу команды. Команду умножения полуслов можно выполнять по микропрограмме умножения целых слов, прервав цикл по содержимому счетчиков. Иногда возникает необходимость проанализировать передаваемые по информационным шинам данные для принятия решения с ветвлений, например,...
Устройство для формирования кода адреса
Номер патента: 1163355
Опубликовано: 23.06.1985
МПК: G11C 8/04
Метки: адреса, кода, формирования
...чертеже приведена схема устройства,Устройство содержит счетчик 1 адреса,первый 2 и второй 3 элементыИ, элемент ИЛИ 4, счетчик 5 записи,дополнительный счетчик 6 адреса, третий элемент И 7, тактовый вход 8,первый 9, второй 1 О и третий 11 управляющие входы, установочный вход12, одну 13 и другую 14 группы адресных входов, на которых формируются старшие и младшие разряды кода адреса соответственно. На выходе 2015 первого элемента И 2 формирует-.,ся сигнал обращения к запоминающему устройству 1,ЗУ) по адресу, установленному на выходах 13 и 14. Счетчики 1 и 5 имеют одинаковый коэффициент пересчета, равный и.Устройство позволяет формироватьтри вида последовательностей адресов обращения к ЗУ: номинальную,прикоторой каждый последующий...
Запоминающее устройство типа “очереди
Номер патента: 1532977
Опубликовано: 30.12.1989
Авторы: Варшавский, Кондратьев, Мараховский, Цирлин
МПК: G11C 16/04, G11C 8/04
Метки: запоминающее, очереди, типа
...потенциал откроет МОП-транзистор 44.2 (фиг,Э) и низкий потенциалс инверсного выхода элемента 31,2блока 7 через открытые МОП-транзис 45 торы 44,2 и 46.2 поступит на инверсный вход - выход элемента 31,3 блока .7, что вызовет переключение последнего в единичное состояние, которое вьгзовет срабатывание элемента 42,2, и50 на адресной шине 2,2 записи появится высокий потенциал. Лалее происходит запись информации во,второй элемент 31.2 памяти блока 1, и переходный процесс в устройстве завершается55 появлением высокого потенциала навыходе 30 (фиг,1),После этого на входе 26 вновь восстанавливается низкий потенциал иустройство опять возвращается в со 1532977с тояние, аналогичное исходному, однако теперь информация записана уже впервой и втором...