Лашевский — Автор (original) (raw)
Лашевский
Полупроводниковое оперативное запоминающее устройство с коррекцией информации
Номер патента: 1795520
Опубликовано: 15.02.1993
Авторы: Лашевский, Попова
МПК: G11C 11/40
Метки: запоминающее, информации, коррекцией, оперативное, полупроводниковое
...и регистров 22 - контрольных разрядов. Выход второго элемента задержки 13 соединен со входом элемента И 26 блоков коррекции 10. Другой вход элемента И 26 соединен с выходом элемента И 29 блока сравнения, Выход элемента И 26 соединен со вторым входом элемента ИЛИ 27, со вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ 18 и входом блока записи контрольного разряда 20,Устройство работает следующим образом,Сигналы с адресных входов 17 устройства поступают на вход дешифратора 3, а с выходов его через адресные усилители 4 - на адресные транзисторы, выбранных дешифратором ячеек памяти 1 и 2 информационных и контрольных разрядов. Информационные сигналы со входов 6 устройства через элементы НЕРАВНОЗНАЧНОСТЬ второго вида 18 подаются на...
Триггер
Номер патента: 1674262
Опубликовано: 30.08.1991
Авторы: Габсалямов, Лашевский, Лисютина, Шейдин
МПК: G11C 11/40
Метки: триггер
...комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Триггер работает следующим образом, Пусть в исходном состоянии на шину 16 подан сигнал Лог, 1", В этом состоянии транзистор 7 закрыт, транзисторы 12 и 13 открыты, на входах транзисторов 7 и 8 устанавливается "Лог. 0". На вход 17 подается сигнал записываемой информации, Для записи новой информации на вход 16 подается тактовый сигнал "Лог. 0". При этом транзисторы 12 и 13 закрываются, транзистор 7 открывается. Если на вход 17 подается сигнал "Лог. 0", то транзисторы 8 и 9 открываются и параэитный конденсатор на выходе инвертора 1 (не показан) заряжается через о 1"крытые транзисторы 8-10, 3 и 11 быстрее, чем параэитный конденсатор на выходе инвертора 2 (не показан), так как суммарное...
Способ получения гидроксиламинсульфата
Номер патента: 1673505
Опубликовано: 30.08.1991
Авторы: Артемов, Бон, Кравчевская, Лагута, Лашевский, Поворов, Чичагов, Шибутович, Юрша
МПК: C01B 21/14
Метки: гидроксиламинсульфата
...кислоты. исходную 98 ьную серную кислот в количестве 1,75 м /чразбавляют 12,9 м обессоленной воды иполученный раствор 19-ной серной кислоты в количестве 14.6 и /ч подают в первый 20реактор каскада, состоящего иэ шести по.следовательно соединенных реакторов. Вэтот же реактор подают смесь водороэда иоксида азота в количестве 5.1 тыс. м /ч ссоотношением Н 2 И 0=1,75. Процесс протекает в присутствии катализатора 0,5% Рт награфите в количестве 4800 кг, Реакционныйраствор, отбираемый иэ последнего реактора каскада содержит 115.3 г/л ГАС в пересчете на гидроксиламин, 16,4 г/л сульфата 30аммония и 15,7 г/л непрореагировавшейсерной кислоты, Выход ГАС в пересчете нагидроксиламин составляет 1784 кг/ч. Расход 100-ной серной кислоты в...
Логический элемент с тремя состояниями на комплементарных мдп-транзисторах
Номер патента: 1562967
Опубликовано: 07.05.1990
Авторы: Габсалямов, Лашевский, Цветков, Шейдин
МПК: H03K 19/094
Метки: комплементарных, логический, мдп-транзисторах, состояниями, тремя, элемент
...р-типа первого инвертора открыт, а транзистор 8 и-типа закрыт, Транзистор 4 р-типа второго инвертора закрыт, а транзистор 5 п-типа открыт, транзистор 6 р-типа закрыт. На затвор транзистора 9 р-типа поступает1Лог. 1 через транзистор 7 р-типа, а на затвор транзистора О и-типа поступает "Лог. 0" от общей шины через транзистор 5 п-типа, Транзисторы 9 и 10 закрыты и на выходной шине 12 устанавливается "третье состояние" независимо от вида сигнала на информационной шине 1, Рабочее состояние элемента представляется двумя режимами: режим предзаряда и режим передачи.В режиме предзаряда на первую и вторую управляющие шины 14 и 15 подаются сигналы "Лог. 1", а на информационную шину 1 - сигнал "Лог. 0". Тогда транзисторы 2, 5 и 8 открыты,...
Полупроводниковое оперативное запоминающее устройство
Номер патента: 1531164
Опубликовано: 23.12.1989
Авторы: Брагин, Лашевский, Сегаль
МПК: G11C 11/40
Метки: запоминающее, оперативное, полупроводниковое
...в результате пробоя подзатворного диэлектрика одного из ад ресных транзисторов основного элемента 2 памяти, адресная шина всегда имеет -потенциал подложки. Это приводит к невозможности доступа в основные элементы 2 памяти по данному адресу (блокировке .строки), так как адресные транзисторы всех элементов 2 строки закрыты, хотя соответствующий выход дешифратора 1 возбужден. Если соответствующий выход дешифратора 1 возбужден, т.е. на нем сформиро 55 ван сигнал логической "1", то на входе второго элемента НЕ 4 устанавливается сигнал логического "О". Так как адресная шина строки имеет напряжение логического "О" в результате замыкания затвора одного из адресных транзисторов на подложку, то и соответствующий выход второго элемента НЕ4 также...
Тактируемый триггер на комплементарных мдп-транзисторах
Номер патента: 1499435
Опубликовано: 07.08.1989
Авторы: Берг, Габсалямов, Лашевский, Шейдин
МПК: H03K 3/353
Метки: комплементарных, мдп-транзисторах, тактируемый, триггер
...Поэтому напряжение на затворе транзИстора 11 близко к нулю, а напряжение на затворе транзистора 8 равно У - П , где Б,о - пороговое напряжение и-канального транзистора 15. Ток через транзисторы 8 и 9 не протекает, поскольку закрыт и-канальный транзистор 9, напряжение на затворе которого равно нулю. Через транзисторы 11 и 12 тоже не протекает ток, поскольку п-канальный транзистор 11 также закрыт.При поступлении на счетный вход 5 положительного счетного импульсас амплитудой, равной напряжению пита-) ния Б , транзистор 4 запирается, аУ / транзисторы 13. и 14 открываются, вследствие чего напряжение на выходе инвертора 1 падает до нуля, а на выходе инвертора б возрастает до П. Напряжения на выходах инверторов 2 и 7 при этом не изменяются,...
Полупроводниковое оперативное запоминающее устройство с коррекцией информации
Номер патента: 1439679
Опубликовано: 23.11.1988
Авторы: Лашевский, Попова
МПК: G11C 11/40
Метки: запоминающее, информации, коррекцией, оперативное, полупроводниковое
...Неравнозначность 25 блока 19, на другие входы которых подается записываемая информация, Производится поразрядное сравнение записанной и считанной в процессе контрольного считывания информации и, если она совпадает, то на всех выко439679. 5 10 20 25 30 3540 4550 ВНИИПИ Заказ 6085/53 Тираж 5".О Подписное Произв.-полигр, пр-тке, г. Ужгород,. ул. Проектная, 4 дах элементов 25. формируются сигналы Лог,1 , а на выходе блока 19 -сигнал Лог. 0", свидетельс твуюшкйоб отсутствии ошибки в записанной поданному адресу информации. На этомпроцесс записи заканчивается,При этом, на входе элемента И 22появляется сигнал, "Лог.О исигнал разрешения записи с выходаэлемента 13 задержки не проходит наблоки 14 и 24. Если же информация, считанчая из накопителя 5...
Матричный коммутатор
Номер патента: 1429308
Опубликовано: 07.10.1988
Авторы: Дедюлин, Каляев, Кильметов, Краснопольский, Лашевский, Механцев, Рысухин, Хорин, Цветов
МПК: H03K 17/00
Метки: коммутатор, матричный
...к шинам 19 номера матрицы, д выходы - к входам дешифраторов 18. скисло входов и выходов регистров 17 и дешифраторов 18 равно 1 ояК, Выходы дешифраторов 18 образуют по К входных и выходных шин 12 и 15 настройки. Входы разрешения записи в регистры 17 подключены к командным входам 20.Коммутатор работает следующим образом.В режиме настройки в регистр 7 записывается код коммутации. Дляэтого на шины 19 номера матрицы подается двоичный код, а на один изкомандных входов 20 - сигнал разрешения. При этом одна из К входныхшнн 12 настройки переходит в единичное состояцие, Этот сигнал открываетв к.,ждой группе элементов 2 И 10 одиниэ элементов 2 И, разрешая прохожде.ие сиги,:ла выбора столбца - шинна входные шины.;толбца. " помощьюэтого сигнала...
Оперативное запоминающее устройство
Номер патента: 1425782
Опубликовано: 23.09.1988
Авторы: Брагин, Лашевский, Шейдин
МПК: G11C 11/40
Метки: запоминающее, оперативное
...соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 16 второй группы. Напервые входы последних из элемента 3 памяти контрольного разряда накопиго элемента инвертирует в элементах 16 считываемую информацию, Таким образом, исправляется сигнал, считанный из дефектного элемента 2 памяти информационного разряда, поскольку он не инвертируется при повторной записи из-за неисправности элемента 2 памяти информационного разряда (информация в дефектном элементе неиз- .,менна), а инвертирование при считывании исправляет сигнал дефектной позиции. Информация из исправных элементов 2 памяти информационных раз 57824рядов остается неизменной, так какинвертируется дважды - гри повторнойзаписи и при считывании," С выходовэлементов 16 считываемая...
Запоминающее устройство с самоконтролем
Номер патента: 1411836
Опубликовано: 23.07.1988
Авторы: Габсалямов, Лашевский, Шейдин
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...блока 1. Триггер 14 находится в состоянии, соответствующем первой по- ловине блока 1.При наличии сигналов "Режим" и "Запись" выполняется только одна операция "Запись в блок памяти". Номер половины блока памяти определяется старшим разрядом регистра 2 адреса. На выходе 44 сигнал "Разрешено считывание" вырабатывается по сигналу "Конец записи" на выходе элеМента 28 задержки. Запуск элемента 28 задержки выполняется сигналами "Запись" на входе 40 устройства и "Режим" на входе 42 устройства посредством элементов ИЛИ 21 и И 23.При чтении информации на входы устройства поступает код адреса на вход 45, сигнал "Пуск" - на вход 39, сигнал "Считывание" - на вход 41. Выполняется чтение из блока 1 аналогично первому чтению при операции "Запись"....
Матричное коммутационное устройство
Номер патента: 1385286
Опубликовано: 30.03.1988
Авторы: Беседин, Кильметов, Краснопольский, Лашевский, Механцев
МПК: H03K 17/00
Метки: коммутационное, матричное
...состоянию ключей коммутаторов.На чертеже приведен пример выполнения матричного коммутационного устройства 4 х 4 коммутаторов в виде функциональной схемы. 25Устройство содержит шестнадцать коммутаторов 1, каждый из которых состоит из запоминающего элемента 2 и управляемого ключа 3, четыре дополнительных запоминающих элемента 4, четыре управляемых выходных формирователей 5. В качестве запоминаю.щего элемента исполвзуется В-триггер, а в качестве управляемого ключа - МДП-транзистор. Управляющие, входы запоминающих элементов 2 и 4 соединены 35 с управляющими шинами 6 выбора столбца, а информационные входы тех же запоминающих элементов соединены соответственно с управляющими шинами 7 выбора строки и управляющей шиной 8 40 выбора коммутатора.1...
Запоминающее устройство
Номер патента: 1377913
Опубликовано: 28.02.1988
Авторы: Брагин, Лашевский, Сегаль
МПК: G11C 11/40
Метки: запоминающее
...отпирая адресные транзисторы в соответствующих элементах 1 памяти информационных разрядов и элементе 2 памяти контрольного разряда, Считываемая нз элементов 1 памяти информация через соответствующие усилители 13 считы- . вания поступает на входы элементов 8, на другие входы которых с элемента 2 памяти контрольного разряда через усилитель 14 считывания контрольного разряда поступает сигнал, который при наличии в слове дефектного элемента памяти инвертирует считываемую информацию (на элементе 8),и, таким образом, исправляет сигнал; считанный из дефектного элемента памяти, поскольку он не инвертируется при повторной записи из-за неисправности элемента памяти (информация в де- фектном элементе памяти не изменена), Информация с исправных...
Ячейка однородной трассирующей структуры
Номер патента: 1361537
Опубликовано: 23.12.1987
Авторы: Капустян, Кильметов, Краснопольский, Лашевский, Мишкинюк, Носков
МПК: G06F 7/00
Метки: однородной, структуры, трассирующей, ячейка
...кратчайшейтраектории движения при управленииавтономным транспортным средством илиманипуляционным роботом,Целью изобретения является расширение функциональных возможностейячейки за счет реализации координатной выборки, самоблокировки и хранения информации.На чертеже приведена функциональная схема ячейки.Ячейка содержит элемент ИЛИ 1,элемент И 2, элемент ИЛИ 3, Б-триггер 4, элементы И 5 и 6, КЯ-триггер 7, элемент НЕ 8, элемент И 9,элемент ИЛИ 10, настроечные входы11 и 12, вход 13 сброса, входы 14 20координатной выборки, информационныевходы 15, тактовый вход 16 и выход17.Каждая ячейка однородной структуры соответствует либо определенномуучастку местности, по которой должендвигаться управляемый объект, либоопределенному положению...
Коммутационное устройство
Номер патента: 1307573
Опубликовано: 30.04.1987
Авторы: Дедюлин, Каляев, Кильметов, Краснопольский, Лашевский, Механцев, Хорин, Цветов
МПК: H03K 17/04
Метки: коммутационное
...дополни - тельных переключателей 17 объединены и подключены к адресным шинам 33 (Ау). Входы25 переключателей устройства также объединены в общую шину,Коммутационное устройство работает следующим образом.В режиме настройки коммутационное устройство работает в двух фазах: в первой фазе устанавливаются соединения в направлении 0 (Я=О), когда магистральные шины 21 являются входными, а 24 - выходными. Во второй фазе устанавливаются соединения в направлении 1 Я=1), когда шины 24 являются входными, а 2 1 - выходными. Порядок следования фаз произвольный.Для установления соединения, например, в направлении передачи 0 не - обходимо на шину 0 подать "0", шинами Ч и Ч (26 и 27) выбрать переключатель, в котором устанавливается соединение, а на...
Коммутационное устройство
Номер патента: 1307572
Опубликовано: 30.04.1987
Авторы: Кильметов, Краснопольский, Лашевский, Механцев, Хорин
МПК: H03K 17/04
Метки: коммутационное
...телей объединены; объединены также управляющие шины 24 всех переключателей. Шины (Чо) 28 (фиг. ) переключателей в столбце коммутациоццого устройства подключены к шине 31 выборки столбца, а шины (Ч) 29 переключателей в строке коммутационного устройства цодклочены к шине 32 выборки строки. Коммутационное устройство работ 11 т следуюцим образом.В р с л( и м ес т а ц о в,1 с ц и 51 с о ед и ц е ц и и в устройстве с помощью ниц 31 и 32 выбирается переключдтель, в котором производится соединение; с помощью совокупности шин 25 и 24 в выбранном переключателе выбирактся столбец и строка коммутационных элементов, в которых устанавливается сосдиценив, а с помопью и ипь 8 (Я) задсте я направление устацавгнвдемого соедицс ция. Сигналы В, ЧЯ с шиц...
Запоминающее устройство с самоконтролем
Номер патента: 1297119
Опубликовано: 15.03.1987
Авторы: Габсалямов, Лашевский, Шейдин
МПК: G11C 29/00
Метки: запоминающее, самоконтролем
...от состояния накопителя 1. Таблица 1 получена в предположении наличия только одного дефекта по двум разрядам одноименных адресов.При считывании информации на входы устройства поступает код адреса по входу 28, сигнал Пуск на вход 30, сигнал Считывание на вход 32, Первый триггер3 через второй элемент ИЛИ 16 устанавливается в состояние, соответствующее первой половине накопителя 1. Второй триггер 14 через пятый элемент ИЛИ 19 устанавливается в положение Считывание. Запись информации в регистр адреса происходит по переднему фронту сигнала Пуск. На втором 1 О управляющем входе накопителя 1 появляется сигнал Пуск накопителя через интервал времени, определяемый третьим элементом задержки 22 и третьим элементом ИЛИ 17.Информация из...
Ячейка памяти с внутренней регенерацией
Номер патента: 1274001
Опубликовано: 30.11.1986
Авторы: Берг, Габсалямов, Лашевский, Тенк, Шейдин
МПК: G11C 11/40
Метки: внутренней, памяти, регенерацией, ячейка
...сигнал, открывающий транзистор 1. При хранении информации единичного уровня на конденсаторе 4 транзистор 3 открыт и высокое напряжение импульса на шине 5 открьвает транзистор 2. При хранении информации нулевого уровня на конденсаторе 4 транзистор 3 закрыт и не допускает открывания транзистора 2. Шина б через открытые транзисторы 1 и 2 подсоединяется ко входу 7. В режиме записи сигнал по адресному входу 8 открывает транзистор 1, Конденсатор 4 заряжаетсячерез входячейки памяти и открывает транзистор 1, Низкое импульсное напряжение на шине 5 закрывает транзистор 2. В следующем такте на вход 7 поступает зйписьваемая информация, которая при записи информации нулевого уровня разряжает конденсатор 4.В следующем такте закрьвается транзистор...
Матричный коммутатор
Номер патента: 1210218
Опубликовано: 07.02.1986
Авторы: Кильметов, Краснопольский, Лашевский, Механцев, Тенк, Хорин
МПК: H03K 17/62
Метки: коммутатор, матричный
...шины синхронизации, вертикальные 21 и горизонтальные 22 входные шины, М резисторов 23. В каждой точке пересечения вертикальной 7 и горизонтальной 6 информационных шин расположен запоминающий элемент 1, выход которого соединен с входом ключевого элемента 2, включенного между соответствующими вертикальной 7 и горизонтальной 6 информационными шинами. Каждый из М резисторов 23 соединен первым выводом с шиной ис точника питания, а вторым выводомс соответствующими входом элемента ИЛИ-НЕ 9 выходного устройства 8, Ю-входом первого Э -триггера. 10 и вертикальной шиной 7.Другой вход элемента ИЛИ.-НЕ 9 соединен с шиной 13 управления, а выход - с 1 -входом второго 3 -триггера 11, выход которого соединен с соответствующей выходной шиной 12. Выход...
Матричный коммутатор
Номер патента: 1102038
Опубликовано: 07.07.1984
Авторы: Кильметов, Краснопольский, Лашевский, Механцев, Хорин
МПК: H03K 17/04
Метки: коммутатор, матричный
...этого коммутатора является невозможность передачи информации во время настройки.Наиболее близким к предложенному является матричный коммутатор, содержащий М горизонтальных и М вертикальных коммутируемых шин,.в каждой точке пересечения которых распо- ложенП -триггер и ключевой транзистор, включенный между соответствую щими горизонтальной и вертикальнойшинами, систему 11 горизонтальных иЬ вертикальных управляющих шин,причем каждая горизонтальная управляющая шина подключена к 3 -входам 2 Э-триггеров соответствующей строки, а каждая вертикальная управляющая шина - к С-входам 3 -триггеров соответствующего столбца 2 1.Недостатком известного коммутаторазО является низкая производительность устройства в связи с многотактным ложным...
Полупроводниковое запоминающее устройство
Номер патента: 1076947
Опубликовано: 28.02.1984
Авторы: Вартанов, Круглова, Лашевский, Неустроев
МПК: G11C 11/10
Метки: запоминающее, полупроводниковое
...ОЗУ и ПЗУ. Входы дешифраторов 25 столбцов накопителей ОЗУ и ПЗУ также соединены с соответствующими адресными шинами, их управляющие входы - с управляюгцей:пипой, выходы - с соответствукнцими шинами столбцов накопителей ОЗУ и ПЗУ соответственно 12.Однако известное техническое решение является избыточным и приводит к большим аппаратурным затратам из-за наличия двух полных дешифраторов строк.Цель изобретения - упрощение устройства. Поставленная цель достигается тем, что в полупроводниковом запоминаюгцем устройстве, содержащем первый и второй накопители, входы первых групп которых 4 О являются соответственно входами первой и второй групп устройства, входы вторых групп первого и второго накопителей соедичены соответственно с выходами...
Запоминающее устройство с непосред-ственной выборкой
Номер патента: 813505
Опубликовано: 15.03.1981
Авторы: Берг, Лашевский, Максимов, Старос, Хавкин
МПК: G11C 11/06
Метки: выборкой, запоминающее, непосред-ственной
...устройства.Запоминающее устройство представляет собой набор нечетных 1 и четных 2 кассет, собранных вместе с контактной рамкой средних точек разрядных 30 обмоток 3, имеющей выводные контакты4, по краям набора кассет расположеныкрышки 5. Части устройства соединеныс помощью стержней б.Крышки 5 снабжены металлическимиконтактами 7 и реэьбовыми втулками 8,предназначенными для крепления запоминающего устройства. Выводы кассет,расположенные с одной стороны, соединяются между собой посредствомперемычек 9.Кассета запоминающего устройстваизображена на фиг. 3 и 4. Она состоит из пакета многоотверстных ферритовых пластин числовых линеек, двухмногоотверстных пластин дешифратораи двух интегральных диодных сборок, . В верхней части кассеты...
Полупроводниковое запоминающее устройство
Номер патента: 788176
Опубликовано: 15.12.1980
Авторы: Вартанов, Лашевский, Нусинов
МПК: G11C 11/40
Метки: запоминающее, полупроводниковое
...6 пред" заряда, управляемых по затвору им- ф пульсом, подаваемым по шине 8 импульсного питания, с другой стороны, числовые шины 7 подсоединяются к выходам дешифратора 1 строк накопителя через блок 4 проходных транзисторов строк, 45 управляемые по затвору импульсом, подаваемым по шине 9 импульсного питания.Работа устройства осуществляется следующим образом. 50Адрес на дешифраторе 1, т.е. напрякение на затворах ключевых транзисгоров 2 устанавливается в момент, соответствующий импульсу, подаваемому по шине 8. Импульс (шина 9) следует .эа импульсом (шина 8). При действии импульса (шина 8) происходит открывание транзисторов блока и заряд емкостей всех числовых шин 7 накопителя 5 от источника питания, подключенного к стокам транзисторов...
Накопитель матричного типа
Номер патента: 517938
Опубликовано: 15.06.1976
Авторы: Лашевский, Нусинов, Сэйгаль
МПК: G11C 11/40
Метки: матричного, накопитель, типа
...чего происходит искаже 25 ние картины распределения параметров исследуемых элементов накопителя.Целью изобретения является повышение надежности работы устройства, В предложенномустросйтве это достигается тем, что в нем каж 30 дая координатная шина содержит дополнительные контактные площадки, электрическисоединенные между собой.На чертеже представлена схема предложенного устройства.Накопитель образован в виде матрицы, содержащей т строк и а столбцов, с общим количеством т и элементов. Координатные шины строк и столбцов оканчиваются контактными площадками. Контактные площадки на координатных шинах по строкам сгруппированыв к групп по количеству зондов по строкам ив 1 групп по количеству зондов по столбцам:А, - А - й групп координатных шин...
Усилитель считывания на полевых транзисторах
Номер патента: 513478
Опубликовано: 05.05.1976
Авторы: Лашевский, Нусинов, Свердлов
МПК: H03K 3/286
Метки: полевых, считывания, транзисторах, усилитель
...транзистораБель изобретения -ти и увеличение быстросчитывания,Поставленная цевведения двух донотранзисторов, сток й к выход и итаю Нвдвух активных и х,Ус овышение надеж вия усилителя 10 им натра ль достигается зв счетлнительных полевыхисток одного иэ котовором первого и со сто шег инеи с звтого активнь рых со ком вто ров тригге- лнительного тра нзисто ополн ругого допрв - с звтв лем и исток 1 второго нзисторов20 тра из истоом перв полево вход пкта 11 к активных трв предложенный усил и со ра фиг, 1 почитыввния тригг Наза токи ель содержит тригге узочцых 3 и 4 Усилитель считыввниктивных 1 и 2 и н в,ен Изобретение относится к вычислительнойтехнике, в частности к запоминвюшим устолевых транзисторах и ключевыэ полевые шего...
Нагнетательный клапан топливного насоса
Номер патента: 463801
Опубликовано: 15.03.1975
Авторы: Коновальчук, Лашевский
МПК: F02M 59/46
Метки: клапан, нагнетательный, насоса, топливного
...движется с такой же как и в клапанах с пружиной по- шага. Далее скорость запорного нижается до момента закрытия ото уменьшает износ запорных пои величину отраженных волн. редмет изобрет 10Нагнетатдвигателякорпус, в опружиненн15 разгрузочнтем, что, стия клапанго шага,Опубликовано 15,03,75. БюллетеньДата опубликования описания 22.04.75 Известны нагнетательные клапаны топливных насосов двигателей внутреннего сгорания, содержащие корпус, в отверстии которого установлен подпружиненный запорный элемент, снабженный разгрузочным пояском. Недостатком таких кЛапанов является большая скорость их закрытия.Для уменьшения скорости закрытия в предлагаемом клапане пружина выполнена переменного шага,Благодаря установке пружины переменного шага сила...
Устройство для контроля накопителей информации
Номер патента: 409296
Опубликовано: 01.01.1973
Авторы: Арасланов, Блюмберг, Дилова, Лашевский, Нусинов
МПК: G11C 29/00
Метки: информации, накопителей
...входу, соответствует изменение полярности выходного напряжения усил 1 елл 7 или 8 постоянного тока, которое, в случае попадания спгцалов в зону стробировация, усиливаетс стро- ч 0 бирующим уси;1 П 1 слем 12 или 13 так, что величина выходного цапрлжецил стробирующего усилителя изменется от нуля до максимума, обеспечивающего срабатывание ждущего мультивибратора 14 или 15, 35Запуск ждущего мультивибратора 14 пли 15 от стробирующего усилителя 12 или 13 осуществляется только в случае наличия ца управляющем входе мулыивибратора разрешающего уровня из блока 2 управления, 1 язрс шающий уровень определяет ожидаемую полярность сигнала с цакопи 1 сля, С выхода ждущего мультивибрятора 14 или 15 сигца- ЛЫ ПОСТуидЮТ ца Вход ацс 1 ЛПЗЯТОрс 1 16,...
Запоминающее устройство
Номер патента: 384135
Опубликовано: 01.01.1973
Авторы: Алехов, Лашевский, Тамарченко
МПК: G11C 11/08
Метки: запоминающее
...и объем иые контакты соседних пластин ссшмещеиы.1)д чс)тежо показдиа схема расположеиия ферритовых пластин, числовых и разрядиых Обмоток, Объемных и плосих коитдктов:)2- поминаОщего устройства и вид сооку пакет; 25 ферритовых плдстии.Каждая ферритоая пластина 1 храпит и)1- формацию всех разрядоНескольких чисел. Печатные числовые обмотки 2 проходят через отверстие двух строк иа ферритовой пластине З 0 и ооъедииеиы иа ыходс из пластины в шлеифы 3. Кд)кд 1) из печатных разрядиых обмоток 4 проиизываст все отверстия столбца фер. ритовой пластипы и с помощью объемиых 1 ОНТ 2 КТОВ д И ПЛОСКИХ КОНТ 21 ТИЬХ ПЛОЩ 2 ДО.6 объедииеиа с соответствующей разрядной Обмоткой (тот же номер столбца) слсдуюией ферритовой пластины,Плосгпс коитдкти)с...
Запоминающее устройство
Номер патента: 341080
Опубликовано: 01.01.1972
Авторы: Берг, Блюмберг, Лашевский, Нусинов, Старое, Тамарченко
МПК: G11C 11/00
Метки: запоминающее
...усилителя б, Выходы разряд- О ной обмотки 7, проходящей через компенсационные сердечники в накопителе 3, подсоединяются к вторым входам усилителей б и 4, Выходы этих усилителей объединены попарно параллельно согласно схеме, показан ной на чертеже, Разрядные токи записи пропускаются только через разрядные обмотки 2, Тогда в рабочих сердечниках прп записи 1 проходит сумма числового и разряд.ного токов, при записи О - их разность, а О в компенсационном сердечнике - только числовой ток, При таком включении усилителей к входу и выходу помеха от разрядного тока записи воздействует одновременно на входы обоих усилителей (как при мостовой схеме 5 включения разрядных обмоток), Это позволяет значительно уменьшить прохождение помехи от записи на...
Накопитель на многоотверстных ферритовыхпластинах
Номер патента: 316121
Опубликовано: 01.01.1971
Авторы: Лашевский, Свердлов
МПК: G11C 11/02
Метки: многоотверстных, накопитель, ферритовыхпластинах
...вк пластинахотверстиями, р стпце по строк обмотками, к прямого и обр О щих в отверст ых феррцтоет пластин с каждой пларазрядными состоит цз ов, проходян и соединенца мцогоотверст содержащий па асположеццыми в ам ц столбцам, и с аждая цз которых атцого проводник иях пакета пласти 1Предложенный накопитель относится к области вычислительной техники и может быть использован для построения запоминающих устройств.В известных накопителях на многоотверстпых ферритовых пластинах каждая разрядная обмотка выполнена в виде петли, противоположные стороны которой проходят сквозь отверстия пакета ферритовых пластин таким образом, что плоскость этой петли перпендикулярна продольной оси пластины. Результатом такого расположения обмоток является их...
Магнитный элемент
Номер патента: 312305
Опубликовано: 01.01.1971
Авторы: Лашевский, Тамарченко
МПК: G11C 11/08
...к помехе и т. д. Кроме того, отсутствие геометрического ограничения магнитного потока в элементах на МФП не позволяет определить магнитные характеристики феррита пластины в отдельных ее частях.С целью устранения этих недостатков в предложенном элементе отверстия выполнены с разными диаметрами, причем намагничивающая и считывающая обмотки в одном отверстии расположены согласно, а в другом - встречно. 25На чертеже показана схема предложенного элемента. В малом 1 и большом 2 отверстиях элемента расположены намагничивающая обмотка 3 и считывающая 4 обмотки. При этом проводники расположены так, что намагничивающие токи в обоих отверстиях протекают в одном направлении. Считываощая обмотка проходит так, что э.д. с., наводимые при иерем...