С использованием полевых транзисторов — H03K 19/094 — МПК (original) (raw)
172552
Номер патента: 172552
Опубликовано: 01.01.1965
МПК: H03K 19/08, H03K 19/094
Метки: 172552
...управляющего ключа соответствует логический нуль на выходе схемы. Пусть управляющий ключ подачей входного спг ала переводится в нулевое состояние, которому соответствует напряжение на затворе, близкое к нулю. Унитро 2 начинает открыватьсл, потенциал на его стоке падает, что приводит к уменьшению потенциала и па затворе унитрона 5, Как только напряжение на затворе унитрона б становится меньше Ег+ Ссор,. цепи унитрон 5 - сопротивление б начинает протекать ток, который создает падение напряжения на сопротивлении б, способствующее дальнейшему уменьшению смещения на переходе затвор - исток, уменьшению сопротивления канала унитрона 5 и увеличению тока стока. Когда потенциал на стоке унитрона 5 становится немного ниже напряжения питания Ез,...
Динамический инвертор
Номер патента: 253869
Опубликовано: 01.01.1969
Автор: Карахан
МПК: H03K 19/094
Метки: динамический, инвертор
...инвертора.Схема предложенного инвертора приведена ца чертеже,Он состоит из инвертирующего 1 и разделительного 2 транзисторов, затворы которых подключены ко входу инвертора 3 и входу 4 актовых импульсов. Между стоком транзистора ( и истоком транзистора 2, являюшцмся выходом 6 инверторавключец запомццаюший конденсатор 6, а между затвором ц стоком транзистора 2 включен дополццтечьныц конденсатор 7.Увеличение быстродействия достигается за счет заряда конденсатора 6 непосредственно от источника тактовых импульсов через дополнительный конденсатор 7 ц транзистор 2.В схеме применены идентичные транзисторы 1 и 2 с ццдуццрованным каналом одного типа проводимости. Е;лц ца входе 3 ццвертора напряжение (относительно общей точки) равно нул 1 О, то...
Комбинационная логическая схема
Номер патента: 320053
Опубликовано: 01.01.1971
МПК: H03K 19/094
Метки: комбинационная, логическая, схема
...СЗО разряжается через транзисторы 8 и 5. Если ем3кость С, образуемая емкостью стока транзистора 9 и емкостью затвора транзистора 10, была заряжена (что зависит от предыдущего состояния схемы), то и она разряжается через транзистор 9, После окончания тактового импульса Ф на вход логической схемы 2 (емкость С 9 остается в разряженном состоянии) будет передан логический 0.При поступлении третьего тактового импульса Фз начинается передача информации, например логической 1, с выхода логического вентиля 3 на вход вентиля 4. При этом открывается транзистор 11, Емкость С заряжается через транзистор 11, а после окончания тактового импульса Фз открываются транзисторы 12 - 15, Так как на вход транзистора 1 б подано низкое напряжение (что...
Всесоюзн. аяйлкнти-лхкггядя, библиотека
Номер патента: 320056
Опубликовано: 01.01.1971
Автор: Шагурин
МПК: H03K 19/094
Метки: аяйлкнти-лхкггядя, библиотека, всесоюзн
...На сток нагрузочного транзистора 6 подается постоянное напряжение питания, а на затвор - импульсы питания отрицательной полярности (фиг. 2 и З,б) .Выход схемы повторения соединен со вторым запоминающим конденсатором 7, который является одновременно нагрузкой. В схеме, рассчитанной для интегрального воплощения, соответствующие паразитные емкости 1 и 4 выполняются весьма просто. Роль диода 5 выполняет переход исток-подложка транзистора 2.Схема работает следующим образом, В исходном состоянии на входе схемы повто. рения поддерживается низкий уровень напряжения, недостаточный для отпирания транзис. тора 2, Импульс положительной полярности заряжает конденсатор 1 через диод 5. Одно. временно этот импульс через емкость 4 действует на затвор...
296263
Номер патента: 296263
Опубликовано: 01.01.1971
Авторы: Берлинков, Пат, Цветков
МПК: H03K 19/094
Метки: 296263
...и выходную - 9.Элеменгы 1 - 4 образуют известную схему буферного каскада, а 5 - 7 - цепочку обратной связи. Схема работает следующим образом.В связи с тем, что потенциал на затворе транзистора 2 предварительного каскада меньше напряжения источника питания Е на величину порогового напряжения транзистора 5, уменьшается величина тока, протекающего чс рез предварительный каскад, и снижается уровень потребляемой мощности.Благодаря действию обратной связи через МДГ конденсатор 7 напряжение между истоком и затвором транзистора 2 поддерживается почти постоянным в течение всего времени переключения, что позволяет увеличить быстродействие буферной схемы,Транзистор б используется для уменьшения разности статического и динамического перепада уровней...
Однотактный динамический инвертор на моп транзисторахвсесоюзная”1-йг ••. tin»л-юяу”нс. ирgt; amp; пис”на•—” •„. «-«м—-
Номер патента: 337943
Опубликовано: 01.01.1972
МПК: H03K 19/094
Метки: irgt, tin»л-юяу"нс, динамический, инвертор, моп, однотактный, пис"на•—, транзисторахвсесоюзная"1-йг, •»м
...устройстве аспо)могательный конденсатор включен между шиной тактовых импульсов и точкой соединения стока разделительного транзистора с источником нагрузочного транзистора, сток которого через запоминающптй,конденсатор соединен с общейшиной.На чертеже приведена принципиальнаясхема, предлагаемого устройства.Транзистор 1 является инвертируютцим, 15Вано,могательный конденсатор 2 и напрузо,чный трапанстор 3 - ,злементы, через которыезаряясается конденсатор 4. Разделительныйтранзистор 5 предназначен для уменьшенияемкостной связи между входом тактовых импульсов и логическим входом схемы. Запоминающий конденсатор 4 подключен к стокунагрузочного транзистора 3 и к общей точкесхемы,Инверсия информации, содержащейся ва 25входе схемы,...
Логический элемент
Номер патента: 359764
Опубликовано: 01.01.1972
Авторы: Кисельников, Торгашев
МПК: H03K 19/094
Метки: логический, элемент
...1 р 1 ией.На че 1 р пеи 1 е по 1 ка 1 за 1 Н 1 предла 1 гае 1 мый ловическ 1 ий элемен 1 т, Он оодЕрж 1 И 1 т МОЛ-т 1 р 1 а 1 нзисторы 1 - 8 в со 1 вокуоп 1 Н 1 о 1 си обр,а 1 зующи 1 е ва 1 г 1 рузочный ч 1 р 1 И 1 ппер 9,соб 1 ст 1 ве 1 нно лопичаского элем 1 енпа 10 на траи,з 1 исч 1 о 1 р,ах с ка 1 на,лом т 1 отпо же пи 1 па п 1 роводимост 1 И что 1 И у тра 1 нз 1 исторОв 8, 4, 7 И 8,1 При 1 нци 1 п 1 р 1 аботы логиче 1 ско 1 го эле 1 м 1 анта 1 состо 1 Н 1 т 1 в следующем.П(р 1 и 1 пост 1 уоплен 1 и 1 и на входы А 1 И; В:т 1 а 1 кто 1 вых иипу лысОВ т тн т 2 т 1 рипгеРр 9 (ПОр 1 вым же 1 юпльсом сери 1 и 11 у 1 станавсоива 1 еоя 1 в 1 нулевое со 1 ст 1 ояние, при котором потенциал точки С хинпмален, а точки Хт ма 1 к 1 с 1 и 1...
Инвертор на мдп-транзисторах
Номер патента: 388366
Опубликовано: 01.01.1973
Автор: Андреев
МПК: H03K 19/094
Метки: инвертор, мдп-транзисторах
...подключен к стоку инвертирующего транзистора.С целью расширения функциональных воз можностей инвертора в предлагаемое устройство введен дополнительный транзистор, подключенный затвором к затвору инвертирующего транзистора, а истоком и стоком - соответственно к истоку и затвору нагрузочного 20 транзистора пушпульного выходного каскада.На чертеже представлена схема инвертора на МДП-транзисторах.Схема содержит инвертирующий транзистор 1, пушпульный выходной каскад, состоя щий из переключающего 2 и нагрузочного 3 транзисторов, дополнительный транзистор 4, затвор которого связан с затвором инвертирующего транзистора 1, сток подключен к затвору нагрузочного транзистора 3 пушпуль- ЗО диого каскада, а исток - к истоку ого транзистора 3, входную...
1т8г. тйо-тгчя394940. м. к, 1. н 03k 1900удк 681. 325. 65: 621. 382 (088. 8)
Номер патента: 394940
Опубликовано: 01.01.1973
Авторы: Авторы, Аствацатуров, Липовецкий, Проценко
МПК: H03K 19/094
Метки: 088, 1900удк, 1т8г, тйо-тгчя394940
...А=1), и напряжение в точечке 1 становится равных зо ну)юТранзисторы 9 и 4 реализуют схему ИЛИ, так кяк достаточно открыть один из них, и напряжение в точке 1 равно нулю.Транзисторы 13 и 15, реализующие схему ИЛИ по входам С и Р, огкрываются напряжением, поступающим с этих входов так как С= -- 1, 0=1), и напряжение в точке 11 рав)го Н 1,)(О.По окончании такта напряжение ц 2 и (юз становится отрицательным, в результате чего трянизсторы 11 и 8 огкрываюгсянулевое напряжение точек 1 и 11 передается,на зат)воры транзисторов б и 10, которые закрываются, нас(ряжение на выходе становится отрицательным Р=1). Открытый транзистор 8 передает состояние Р=1 на вход транзистора 4 и подгверждает состояние триггера.Следовательно, Р=1 в един(сгве)ином...
Одноразрядный сумм. атор
Номер патента: 409381
Опубликовано: 01.01.1973
Авторы: Литвинский, Сивобород
МПК: H03K 19/094
Метки: атор, одноразрядный, сумм
...= ав,- авг+с,"еГ -ававс.1,Транзисторы 7 - 9 второго каскауют логическую функцию ИЛИ -Ь = Г 5+Схема, реализующая пе первого каскада на транз 1 полняющего логическую фи второго каскада на транзисторах Л и 34, выполняющего роль инвертора.Транзисторы Зб - З 7 выполняют функцию управляемых обратных связей. Реализация переноса осуществляется в соответствии с формулои си =(в+ с) а, +вс,.Работа схемы осуществляется в соответствии с таблицей истинности,в, сд - 1 йо 0 0 1 0 1 О О 1 1 0 0 Х О 1 1 1 О 0 1 1 0 0 1 1 0 0 1 0 1 О 1 В качестве примера рассмотрена работа сумматора, когда а= 1, б = 1, с= 1.Предположим, что в исходном состоянии, до начала рабочего такта, напряжение на выходах схемы равно нулю, т. е, 5= О и Сл =О,Под тактом...
Логический элемент
Номер патента: 362485
Опубликовано: 01.01.1973
Авторы: Аствацатуров, Липовецкий, Проценко, Сивобород
МПК: H03K 19/094
Метки: логический, элемент
...на выходе схемы равно нулю, т. е, Бг = О. Напряжения на входах А и В также равны нулю, т. е. У, = О, Ув = О.При подаче тактовых импульсов (1-й такт) импульсы ь з отключают обратные связи триггера посредством запирания транзисторов Т, и Т а также выход инвертора от входа транзистора Тд путем запирания транзистора ТСостояние трипгера сохраняется за счет заряда емкостей затвор - подложка ключевых тр апз исто ров Т 2 и Т 4.После отключения обратных связей импульс р открывает транзисторы Т, и Т,. Входные напряжения Ул и Ув передаются на вход транзисторов Т и Те. Поскольку в рассматриваемом случае Ул=Ув=О, то состояние транзисторов Т и Те не изменится т, е. они будут заперты и напряжение в точках 1 и 2 будет отрицательным. По окончании...
Всесоюзная
Номер патента: 374878
Опубликовано: 01.01.1973
Автор: Иностранец
МПК: H03K 19/094
Метки: всесоюзная
...как отдельный элемент схемы) во время действия импульса Ф на шине б тактовых импульсов заряжается через диод и транзистор, и на шине б выходного сигнала - отрицательный потенциал. В случае, когда тактовый импульс Ф исчезает, а на шине 4 входного сигнала присутствует сигнал А=1, емкость разряжается через транзистор, а на шине 5 выходного сигнала - нулевой потенциал, т, е. выходной сигнал Р=А. Эта функция также осуществляется в случае, когда входной сигнал А =О. Тогда во время действия тактового импульса Ф емкость снова заряжается, а по окончании тактового импульса Ф она не может разряжаться, так как диод и транзистор закрыты (см, фиг. 2, Ф, А, Р).На фиг. 3 и 5 показаны логические элементы, в которых выходная информация соответствует...
411643
Номер патента: 411643
Опубликовано: 15.01.1974
МПК: H03K 19/094
Метки: 411643
...примера первая логическая цепьсоставлена пз последовательно соединенныхМОП-трацзисторов 3 и 4, а вторая - из последовательно соединенных МОП-транзисторов 5 и 6. К выходу первой логической цепи 10 подключен исток проходного транзистора 7,затвор которого соединен с шиной 8 тактовыхимпульсов, а сток - с выходной шиной 9 логического элемента и истоком цагрузочноготранзистора 10, его сток и затвор подключены5 к другой шине 11 тактовых импульсов.Общая шина второй логической цепи 2 подключена к первой шине 8 тактовых импульсов,а выходная шина второй логической цепи - к20 выходной шине 9 элемента.Логический элемент работает следующимобразом,Информация на входах 12 и 13 устанавливается в момент, предшествующий импульсу25 на шине 11 (фиг. 2), и...
413629
Номер патента: 413629
Опубликовано: 30.01.1974
МПК: H03K 19/094
Метки: 413629
...1 и 2, промежуада на транзисторах 3 - 6 и кон и 8 и выходного каскада на х 9 и 10. Устройство работает следую По фазе Ф, происходит зар 20 вора транзистора 5 и конденса связи через открытые транзис зистор 9 закрыт, поскольку фа в нуле. Если по фазе Фэ напряжен 25 ройства соответствует состоя 1, происходит заряд емкости стора 9 напряжением фазы Ф го значения фазы через откр 5, эффективное напряжение н 30 цессе заряда практически пегодаря положительной обратной связи через конденсатор 8. Перераспределение заряда конденсатора 8 на вход устройсзва не происходит, так как транзистор 3 по фронту фазы Фз переходит в режим насыщения вследствие передачи напряжения фазы Фз через конденсатор 7 ца емкость входа устройства, Транзистор 9...
Логический элемент
Номер патента: 414740
Опубликовано: 05.02.1974
Автор: Изобретен
МПК: H03K 19/094
Метки: логический, элемент
...а исток - к осщей шине. Логический элемент также содержит обобщенныГ вход 10 и емкостную нагрузку 11,Во время действия открывающего напряжения па затворах транзисторов 1 и 2 осуществляется предварительный заряд емкостной нагрузки 11 через зарядный транзистор 2. Одновременный прелзаряд емкости логической сборки 5 через нагрузочныГ транзистор 1 позволяет исключить эффект,перераспределения заряда во время слелующего такта - такта установки пиформации, когда открывающее напряжение на затворах транзисторов 3 и 4 осуществляет опрос состояния логической соорки 5. В зависимости от того, замкнута она или разомкнута, происходит разряд емкостной нагрузки 11 или па ней сохраняется высокий уровень напряжения.При отсутствии импульсов на шинах 6 и 9...
416875
Номер патента: 416875
Опубликовано: 25.02.1974
МПК: H03K 19/094
Метки: 416875
...3 соеЛ 1 шеп с прямым входомоконечного каскала 17. Вых 1 л инвертора 15сосд 1 шеп со входом лицамнчсского повторителя 6, выхол которого полкл 1 очен к инверсному входу окоцечцого каскада 17. Вход ло 15 полнительцого динамического повторителя 14соединен с управляющей входной шиной 19,а его выход - со стоками выходных транзисторов 2 и 7 динамических повторителей 13и 16, соответствеццо,20 Устройство работает следующим образом.При единичном сигнале па входе 19 устройства на выходе лш 1 амического повторителя 14в интервалы времени 11+1 Ч формируетсявысокий уровень напряжения, т. е. динампче 25 ский повторитель 14 работает как повторительтактовых импульсов 1 П+ Ч. При этом цавходах оконечного каскада 17 в такт 111+1 Чустанавлива 1 отся...
416877
Номер патента: 416877
Опубликовано: 25.02.1974
МПК: H03K 19/094
Метки: 416877
...устройство применимо также в качестве элемента задержки быстродействующих тактируемых схем,радиотехнически и к элемента пользовано в циф Изобретение относится к устройствам, в частност МОП - ИС и может быть ис ровой вычислительной техниИзвестен инвертор на М содержащий последователь вертирующий и нагрузоч конденсатор, первый вывод рядный транзистор подклю ния, разрядный и дополн стор ы. ДП-транзисторах, 5 о включенные инный транзисторы, которого через зачен к шине питательный транзи ие быстродейти устройства.денсатора соетранзистора,льный транзидного транзиенсатора, приполнительногоственно с перимпульсов. ия - повышен ной способнос ый вывод кон нагрузочного ерез дополнитестоком разря выводом конд зрядного и до динены соответ...
Инвертор на полевых транзисторах с управляющим переходом
Номер патента: 953732
Опубликовано: 23.08.1982
Авторы: Кильметов, Краснопольский, Механцев, Переверзев, Сухоруков
МПК: H03K 19/094
Метки: инвертор, переходом, полевых, транзисторах, управляющим
...Переверзев н А., И. СухоруксЬ3 98 твор 1 гранзистора 1 через 3 -диод 7 в обратном включении подключены к входной шине 8. У дополнительног введеннсго бипспярного транзистора 9 км- . лектор подключен к выходной шине 3, эмиттер - к общей шине 4, а база- к управляющему затвору 3 -гранзистора 1.Устройство работает следуккцим образом.В исходном состоянии сигнал на входно шине 8 отсутствует, ее потенциал равен потенциалу общей щнны 4,-диод 7 оькрыт, затвор 3 -транзистора 1 подвпочен к входу, имеющему нулевой потенциал, поэтому Я -гранзистор 1 закрыт. В то ж время 3 -транзистор 2 открыт, а 3- диод 6 закрыт, и поэтому ток через прямосмещенный переход полевого транзистора-транзистора 2 не протекает. При этом на выходной шине 3 формируеъ ся...
Элемент с тремя состояниями
Номер патента: 1003349
Опубликовано: 07.03.1983
Авторы: Золотаревский, Покровский
МПК: H03K 19/094
Метки: состояниями, тремя, элемент
...к шине 10 инверсного управ 45 ляющего сигнала, а выход - к первому входу 6 выходного инвертора 1, исток и сток и-канального транзистора 11 подключены соответственно к первому 6 и второму 7 входам выходного двухтактного инвертора 1, а его эат ф вор подключен к шине прямоГо управляющего сигнала 12, исток и сток р-канального транзистора 13 подключены соответственно к шине инверсного управляющего сигнала 10 и второму входу 7 выходного двухтактного ин. 55 вертора 1, а затвор - к выходу управляюще. го инвертора 9, Выход инвертора 1 подключен к выходной шине 14. Элемент работает следующим образом.В исходном состоянии (высокое выходное сопротивление), на шины прямого 12 и ин. версного 10 управляющих сигналов поступают соответственно...
Динамический инвертор
Номер патента: 1023659
Опубликовано: 15.06.1983
МПК: H03K 19/094
Метки: динамический, инвертор
...- повышение надежности работы динамического инвертОрае 65 поставленная цель достигаетсятэ-д,. что в динамический инвертор,содержащий информационный транзистор, сток которого подключен к выходной шине, затвор - к входной шине, а исток - к общей шине запоминающий конденсатор, подключенныймежду выходной шиной и общей шиной,и разделительный конденсатор, одинвывод котОрогО подключен к шинетактовых сигналов, введены два транзистора, один из которых включен врезистивном включении между вторымвыводом разделительного конденсатораи выходной шиной, а второй влченмежду затвором транзистора в резистивном включении и общей шиной, приэтом затвор второго транзистора подключен к входной мине,Ва Фиг. 1 представлена электрическая принципиальная схема...
Логический элемент на мдп-транзисторах
Номер патента: 1026315
Опубликовано: 30.06.1983
МПК: H03K 19/094
Метки: логический, мдп-транзисторах, элемент
.... 2 Бель изобретения - упрощение устройства.Указанная цель достигается тем, что в логическом элементе на МДП- транзисторах, содержащем последовательно включенные межцу шиной питания и общей шиной нагрузочный транзистор, затвор которого подключен к его истоку и к выхоцной шине, и погический транзистор, параплепьно которому поц кпючен управляющий транзистор, причем затвор логического транзистора через прохоцной транзистор подключен и вхоцной шине, межцу затвором логического транзистора и общей шиной включенцопопнительный транзистор, а затворыуправпяющего и прохоцного транзисторов поцкпючены к тактовой шине, затворцополнитепьного транзистора подключенк выходной шине.На чертеже прецставпена электрическая принципиальнам схема...
Логический элемент
Номер патента: 1050118
Опубликовано: 23.10.1983
Авторы: Братов, Старосельский, Суэтинов
МПК: H03K 19/094
Метки: логический, элемент
...работы,Поставленная цепь Постигается тем,что в логическом элементе, на долевых транзисторах с каналами одного типа проводимости сопержащем переключающий и нагрузочный транзисторы, которые включены последовательно между шиной питания и общей шиной, введен 40 Пополнительнь й транзистор, сток которого попключен к шине питания, а затвор сое,пинен с его истоком и с затвором нагрузочного транзистора.На иг.1 и 2 приведены лриниипиаль ные электрические схемы логических эле-ментов(инвертор, повторитель).Схема сопержит лереключаюший 1 инагрузочный 2 транзисторы, включенные послеповательно и попключенные к источнику 4 литания, а также пополнительный транзистор 3, сток которого попключен к источнику питания, а к объединенным электропам затвора и...
Элемент с тремя состояниями
Номер патента: 1051721
Опубликовано: 30.10.1983
Авторы: Косоусов, Максимов, Петричкович
МПК: H03K 19/094
Метки: состояниями, тремя, элемент
...и с инверсным управляющим вхо. дом элемента соответственно, стоки этих.транзисторов подключены к затво. рам ИДП-транзисторов ри и- типа двухтактного инвертора.На чертеже представлена электричео. кая принципиальная схема устройства,Устройство содержит двухтактный инвертор 1 на комплиментарной паре МДП- .транзисторов 2 и 3 включен между шиной 4 питания и общей шиной 5, двунаправленный ключ 6, включен между входами двухтактного инвертюра 1, затворы МДП-транзисторов и -типа, 7 ир-типа 8 соединены и подключены к информационному входу 9 элемента, исток транзистора 1-типа 7.соединен с его подложкой и с прямым управляющим уводом 10 элемента, а его сток - с затвором транзистора)-типа 2 двухтактного инвертора 1.Исток транзистора р -гипа 8...
Динамический логический элемент на мдп-транзисторах
Номер патента: 1058063
Опубликовано: 30.11.1983
Авторы: Дшхунян, Коваленко, Куров, Машевич
МПК: H03K 19/094
Метки: динамический, логический, мдп-транзисторах, элемент
...которых стоки первых транзисторов с индуцированным каналом подключены к управляющему входу логической транзисторной цепи, а истоки последних транзисторов с индуцированным каналом, - к выходу ,. 4 О логической транзисторной цепи.На фиг.1 представлена принципиальная схема динамического логического элемента на МДП-транзисторах на фиг.2-5 - варианты принципиальной 45 схемы логической транзисторной цепи.Динамический логический элемент на МДП-транзисторах содержит транэис. тор 1 с индуцированньва каналом и логическую транзисторную цепь 2, уп О равляющий вход 3 которой соединен с входом 4 первого тактового сигнала устройства, выход 5 логической транзисторной цепи 2 соединен со стоком 6 транзистора 1 с индуцированным каналом и выходом 7...
Многофункциональный логический элемент на мдп-транзисторах
Номер патента: 1064470
Опубликовано: 30.12.1983
Автор: Быков
МПК: H03K 19/094
Метки: логический, мдп-транзисторах, многофункциональный, элемент
...цель достигаетсятем, что в многофункциональном логическом элементе на МДЩ-транзисторах, содержащем первый, второй итретий информационные транзисторып-типа, включенные последовательно,четвертый, пятый и шестой информационные транзисторы я -типа, включенные последовательно, четыревходные шины, шины прямого и инверсного сигнала управления, первый,второй и третий информационные транзисторы включены между выходной иобщей шинами, четвертый, пятый ишестой информационные транзисторывключены между выходной и общей шии блокирующих транзисторов соединеныс шиной инверсного сигнала управления. 2нами, первый, второй и третий нагрузочные транзисторы р -типа включены последовательно между шиной источника питания и выходнойшиной,...
Многофункциональный логический элемент на мдп-транзисторах
Номер патента: 1064471
Опубликовано: 30.12.1983
Автор: Быков
МПК: H03K 19/094
Метки: логический, мдп-транзисторах, многофункциональный, элемент
...транзисторы р-типа, включенные последовательно, две информационные шины, шины прямого и инверсного сигналов" ;65 управления, сток первого информационного транзистора п -типа соединен с общей шиной, сток первого нагрузочного транзистора р-типа соединен с шиной источника питания, затворы первого информационного п -типа и первого нагрузочного р-типа транзисторов соединены с первой информационной шиной затворы второго.информационного и -типа и второго нагрузочного р-типа транзисторов соединены с второй информационной шиной, затвор первого коммутирующего транзистора о -типа соединен с шиной прямого сигнала управления, введены второй коммутирующий тоанзистоо р-типа. который включен последовательно с фпервым и вторым нагруэочными...
Многофункциональный логический элемент
Номер патента: 1064472
Опубликовано: 30.12.1983
Авторы: Герцев, Гурьянов, Мищенко, Смирнов
МПК: H03K 19/094
Метки: логический, многофункциональный, элемент
...изобретения - сокращение числа настроечных входов и повышениенадежности многофункционального логического элемента.Для достижения поставленной целив многофункциональный логическийэлемент, содержащий первый, второйи третий элементы РАВНОЗНАЧНОСТЬ, 40первый вход второго элемента РАВЙОЗНАЧНОСТЬ соединен с первым информационным входом, второй вход первого элемента РАВНОЗНАЧНОСТЬ соединен с Вторым информационным ВхОдом, второй вход третьего элементаРАВЙОЗНАЧНОСТЬ соединен с настроечным Входом р а ВыхОд с ВыходомМЛЭ, введены элементы И-НЕ, ИЛИ-НЕ,четвертый и пятый элементы РАВНОЗНАЧНОСТЬ, первый информационныйвход МЛЭ подключен к первым входампервого элемента РАВНОЗНАЧНОСТЬ,элементов И-НГ и ИЛИ-НЕ, второй информационный вхс ЧЭ подключен к 10 25...
Управляемый мажоритарный элемент
Номер патента: 1069167
Опубликовано: 23.01.1984
Авторы: Косоусов, Максимов, Петричкович
МПК: H03K 19/094
Метки: мажоритарный, управляемый, элемент
...шины первого прямого ипервого инверсного сигналов управления, к которым подключены соответственно затворы первого и второгокоммутирующих транзисторов, введены третий, четвертый коммутирующиеи шестой информационные транзисторып-типа, последовательно включенныемежду выходной и общей шинами, пятый, шестой коммутирующие и шестойнагрузочные транзисторы р-типа, последовательно включенные между выходной шиной и шиной источника питания, параллельно второму, пятомунагрузочным и второму, пятому информационным транзисторам включенысоответственно первый, второйр-типа и третий, четвертый в-типаблокирующие транзисторы, истокиседьмого р-типа и восьмого в-типакоммутирующих транзисторов соединены с выходной шиной, а стоки подключены...
Логический элемент исключающее или
Номер патента: 1072264
Опубликовано: 07.02.1984
Автор: Быков
МПК: H03K 19/094
Метки: исключающее, логический, элемент
...шиной, выход первого входного инвертора подключен к затворутранзистора р-типа инвертора на 40взаимодополняющих транзисторах,выход второго входного инвертораподключен к затворам транзисторар-типа, включенного параллельнотранзистору Р -типа инвертора, и . 45транзистора О -типа, включенного меж.ду стоком транзистора о -типа инвертора и общей шиной 12 Недостаток известного устройства обусловлен низкой надежностью из-за большого числа компонентовсхемы.Цель изобретения - повышение на" дежности логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 55 Поставленная цель достигается тем, что в логический элемент ИС-. КЛЮЧАЮЩЕЕ ИЛИ на-ИДП-транзисторах, ,содержащий два параллельно соеди венных нагрузочных транзистора р типа, стоки которых подключены к шине...
Логический элемент
Номер патента: 1088130
Опубликовано: 23.04.1984
Авторы: Алексеев, Корнилов, Ложкин, Немудров, Сапоженко
МПК: H03K 19/094
Метки: логический, элемент
...Для достижения поставленной цели в логический элемент, содержащий ключевую часть на МОП-транзисторах одного типа проводимости, первый вывод которой подключен к общей шине,. и нагрузочную часть, состоящую иэ двух МОП-транзисторов другого типа проводимости, истоки обоих МОП-транзисторов подключены к шине питания, сток и затвор одного тран зистора подключены соответственно к прямому и инверсному выходам клю" чевой части, а сток и затвор дру" гого транзистора - к инверсному и прямому выходам ключевой, части, в иагрузочную часть дополнительно ведены два транзистора соответствующего типа проводимости, затворы которых подключены к дополнительной входной пщне, истоки - к шине пита-, 55 ния, а стоки соответственно подключены к прямому и...