Макареня — Автор (original) (raw)
Макареня
Устройство для сортировки чисел
Номер патента: 1783512
Опубликовано: 23.12.1992
Авторы: Бенкевич, Булойчик, Макареня, Татур
МПК: G06F 7/06
Метки: сортировки, чисел
...разряда 1-го регистра 2 соеди- мое элементом 10, синхроимпульс поступанен со входом младшего разряда(3+1)-го 10 ет" на синхровходы регистров 1, 2 (фиг. 2, регистра 2. Выходы разрядов)-го регист- эпюра 2). При этом осуществляется сдвиг ра 2 соединены с-м выходом устройства информации в регистрах 1, 2 на один разряд 15: . вправо, В младший разряд первого регистПринцип работыустройства заключает-ра 2 осуществляется запись информации с ся в следующем. В регистры 1 параллель выхода элемента ИЛИ 8, В кольцевом сдвиным кодомзапйсываются исходные Числа, говом регистре 1 значение старшего разряна синхровход 14 подается последователь- да переписывается в младший разряд.ность из а.п импульсов, С приходом первых Импульс с выхода элемента...
Муфта сцепления с гидравлическим приводом
Номер патента: 1669781
Опубликовано: 15.08.1991
Авторы: Лаврушкина, Макареня, Царев, Щетко
МПК: B60K 23/02
Метки: гидравлическим, муфта, приводом, сцепления
...клапана расхода 20. Даже эта жидкость поступает через клапан 26 плавности в полость А, но в меньшем обьеме, При этом давление в полости А продолжает нарастать, но с меньшей скоростью, При увеличении давления в полости А начинает срабатывать клапан 26 плавности, подпружиненный пружиной с регулируемым нажимом, При срабатывании клапана 26 плавности происходит следующее: при увеличении давления в полости А клапан 26 плавности срабатывает и перемещается вправо и жидкость поступает через дроссель в меньшем количестве в полость А. При этом давление в полости А нарастает еще медленнее, что и обеспечивает плавность включения муфты сцепления. При плавном нарастании давления, когда происходит плавное выравнивание угловых скоростей на...
Устройство для возведения в степень -разрядных двоичных чисел
Номер патента: 1608654
Опубликовано: 23.11.1990
Авторы: Авгуль, Гуща, Макареня, Хилько
МПК: G06F 7/552
Метки: возведения, двоичных, разрядных, степень, чисел
...7. БУО 9 формирует сигнал на первом выходе и информация с выхода регистра 7 через открытый коммутатор10 по входу 18 поступает на вход 12 регистра 5 и запоминается. БУО 9 фор" мирует после этого управляющий сигнал на девятом выходе и информация в регистре 4 сдвигается вправо на один разряд. Теперь на втором входе БУО 9 сигнал логического нуля, а на четвертом и пятом - сигналы логической единицы. Так как БУО 9 находится в рабочем состоянии, то он формирует управляющие сигналы на четвертом и шестом выходах. Информация с выхода регистра 5 через открытый коммутатор 30 поступает на первый вход 31 умно- жителя 8, на выходе которого формиа В руется произведение.А" А =Аф и запоминается в регистре .7. После этогоБУ н х к Р н е с п н с Ц ть 31 в е...
Многофункциональный логический модуль
Номер патента: 1392555
Опубликовано: 30.04.1988
Авторы: Авгуль, Макареня, Мищенко, Семашко
МПК: G06F 7/00
Метки: логический, многофункциональный, модуль
...1, (ход(,(10 и выл 11 Модуль рбо(аст слс.1) к)нсим (бр,103.11 а входы 4 1 О (н,)ьактся сигналы н;)стройки 1 ),1; спляс (Г гвенно, зна ния которы х ври н);1,(сж (т ,(ножств ) 115 х), х х=,. х 3) 11;1 ныло.( 11 ре;(,н(1 (ся л( Ичсск;(я 1)ункцня (рех (рсченныхх) , (н рс.1 е,(яс 1 21 5( нс ктор 031 нас 1 ройки 1- 1,Е 2)ЗИчения си(нал)н н;)с( роики чо(х,(я н реа,(и (аци(0 22ннов(их ло(и ких функций трех неречснных нри . 20 ве;(с ны и );б,(иц( (а,(ьные фу нкции но,(у чают нутем инвертирования и нерестановки соответствующих перел(енных) . Многофункциона,(ьный логический лоду,(ьи сол(ржа(ций элечент ИиЕИ и элемент с:ЛОЖЕ.11 ИЕ. 110 МОУЛК) ДВЛ, нричем нсрвый, второй и тре(ий входы модуля соединены с верным, н(орым и гретьим вхолачи элс че(гга...
Многофункциональный логический модуль
Номер патента: 1288686
Опубликовано: 07.02.1987
Авторы: Авгуль, Изотов, Макареня, Мищенко
МПК: G06F 7/00
Метки: логический, многофункциональный, модуль
...представлены в таблице (настройки модуля для остальных функций получаются путем инвертирования и перестановки вначении Х 1, ХЗ). Таким образом, многофункциональный логический модуль реализует все логические функции трех переменных,5 Форм: ла изобретения Многофункциональный логический мо"Ф дуль, содержащий первый, второй и третий элементы НЕРАВНОЗНАЧНОСТЬ, пРичем первый и второй входы модуля соединены с первыми входами первого . и второго элементов НЕРАВНОЗНАЧНОСТЬ соответственн х, о т л и ч а ю щ и йс я тем, что, с целью упрощения, он содержит четвертый элемент НЕРАВНОЗНАЧНОСТЬ и элемент ИЛИ-НЕ, причем третий вход модуля соединен с вторым входом первого элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с вторым входом второго элемента...
Универсальный логический модуль
Номер патента: 1252770
Опубликовано: 23.08.1986
Авторы: Авгуль, Бенкевич, Макареня, Мищенко
МПК: G06F 7/00
Метки: логический, модуль, универсальный
...На информационные входы 1 и 2 подаются двоичные коды обрабатываемой информации Х 1 и Х 2 соответственно-, а на настроечный вход 7 - управляющий сигнал 11 7=0. На выходе 16 реализуется логическая функция двух переменных в соответствии с алгоритмом настройки (таб лица).1252 770 з11 11Режим Сумматор . На информационные входы 1 и 2 подаются дноичныекоды обрабатываемой информации Х 1 иХ 2 соответственно,на настроечныйвход 7 - управляющий сигнал 11 7=1, 5Значение сигнала переноса из предыдущего разряда Р подается на настроечные входы ч и 3, на настроечный вход5 подается сигнал 11 5=1, а на настроечный вход 6 - сигнал 11 6=1. При 0этом на выходе 16 формируется сигналсуммы Я=Р О+ Х 1 0 Х 2, а на выходе 15 -сигнал переноса в следующий...
Сумматор-вычитатель
Номер патента: 1251070
Опубликовано: 15.08.1986
Авторы: Бенкевич, Изотов, Макареня, Мищенко, Татур
МПК: G06F 7/50
Метки: сумматор-вычитатель
...предприятие, г. Ужгород, ул. Проектная, 4125Изобретение относится к вычислительной технике и может быть использовано для построения арифметических устройств,Цель изобретения - сокращение количества оборудования,На чертеже представлена функциональная схема предлагаемого сумма-тора-вычитателя,Сумматор-вычитатель содержит информационные входы 1 и 2 первогои второго операндов А, В, вход 3переноса (заема) Р (2), вход 4 управления, элементы РАВНОЗНАЧНОСТЬ 5 -9, выход 1 О результата Я (Н), выход 11 переноса (заема) Р (2 ).Устройство функционирует следую-,щим образом,При подаче на вход 4 управлениясигнала пКонстанта О устройствовыполняет функцию суммирования:В=АОБУР =АРУАВЧВР,При подаче на вход 4 управлениясигнала "Константа...
Многофункциональный логический модуль
Номер патента: 1247858
Опубликовано: 30.07.1986
Авторы: Изотов, Макареня, Мищенко, Смирнов
МПК: G06F 7/00
Метки: логический, многофункциональный, модуль
...седьмого и восьмого элементов НЕРАВНОЗНАЧНОСТЬ. Таким образом, многофункциональный логичес кий модуль реализует нсе булевые функции четырех переменных. Формула изобретения30Многофункциональный логический модуль, содержащий пятнадцать элементов И,. о т л и ч а ю щ и й с я тем, что, с целью упрощения многофункционального модуля при простом алфавите настройки, в модуль введены девять элементов НЕРАВНОЗНАЧНОСТЬ, причем первый информационный вход модуля соединен с первыми входами первого, второго, третьего, четвертого, 40 пятого, шестого, седьмого и восьмого элементов Ивторой вход первого элемента И является первым настроечным входом модуля, выход первого элемента И соединен с первым входом перво го элемента НЕРАВНОЗНАЧНОСТЬ, второй вход...
Универсальный логический модуль
Номер патента: 1234825
Опубликовано: 30.05.1986
Авторы: Изотов, Макареня, Мищенко, Смирнов
МПК: G06F 7/00
Метки: логический, модуль, универсальный
...17, третьего 18 и четвертого19 элементов РАВНОЗНАЧНОСТЬ снимаются соответственно следующие логические зависимости; 25МС выходов пятого 20, шестого 21и седьмого 22 элементов И снимаютсяследующие логические. зависимости:На выходе 24 универсального логического модуля реализулотся след 1 о - шие логические зависимостиЛх х,=х,х (р, х":, Ьщ,х, Г. (х,у) Г 4 (х, х, ) Г, (х, х 4)Г, (х 4 х,) Г, (х,х) Г, (х х ) Г 4 (х Х 4 ) Г (Хз Х 4) Гг (ХХ 4 ) Гл (Х Х 4) Г (х, х )гГ(х х)Г, (х х )Г (х х )Г (х, х )УГ (х, х )Г, (х х ) Г(хл Х 4)Г (х У 4)Г 4(х Х 4) х 7 1 Г (х;1 Х 4,) Г (х. Х 4) Г (Х х 4) Г, (х х,) ч х, х СГ, (х, х,) Г., (х х,) л/7)Изрестно что любая функция четырех переменных может быть представлена в виделлсхл Х 4, -=ХхгЛлХз4г Ег+ц (х, х...
Одноразрядный четверичный сумматор-вычитатель
Номер патента: 1229756
Опубликовано: 07.05.1986
Авторы: Авгуль, Костеневич, Макареня, Мищенко
МПК: G06F 7/50
Метки: одноразрядный, сумматор-вычитатель, четверичный
...х разряды З 0 четверичной цифры первого операнда, на входы 3 и 4 - прямой код старшего хз и младшего х разрядов четверичной цифры второго операнда, на вход 5 - сигнал х переноса-заема из пре 35 дыщущего четверичного разряда, на вход 6 - сигнал управления и е 0,1 .Для выполнения операции сложения четверичньгх чисел сигнал управления должен быть равен логической единице, операция вычитания реализуется при О =О.На выходе 15 реализуется булева функцияЕ. = (Х,ЕО,й(,ОО,Х,К(Х,УЦй(Х соответствующая формированию переноса (при О =1) или заема (при 0 =0) в следующий четверичный разряд. Формула изобретения Одноразрядный четверичный сумматор-вычитатель, содержащий четыре элемента РАВНОЗНАЧНОСТЬ, первый вход первого элемента РАВНОЗНАЧНОСТЬ...
Универсальный логический модуль
Номер патента: 1213537
Опубликовано: 23.02.1986
Авторы: Авгуль, Бенкевич, Макареня, Мищенко
МПК: H03K 19/00
Метки: логический, модуль, универсальный
...шина 1 подключена к первым входам первого и второго элементов И-НЕ 7 и 10, вторая информационная шина 2 подключена к вторым входам первого элемента И-НЕ 7 и второго элемента 9 РАВНОЗНАЧНОСТЬ, первая шина 3 настройки подключена к второму входу второго элемента И-НЕ 1 О, вторая шина 4 настройки подключена к третьему 213537входу первого элемента И-НЕ 7, выходы элементов И-НЕ 7 и 10 подключенык входам первого элемента РАВНОЗНАЧНОСТЬ 8, инверсный выход которого подключен к первому входу второго элемента РАВНОЗНАЧНОСТЬ 9, прямые и инверсные выходы элементовРАВНОЗНАЧНОСТЬ 8 и 9 соединены с выходными шинами 5,6,11 и 12.О Между шинами 13 и 14 питаниявключены цепочки МОП-транзисторов,образующие первый 7 и второй 1 Оэлементы И-НЕ...
Адаптивное вычислительное устройство
Номер патента: 1187170
Опубликовано: 23.10.1985
Авторы: Авгуль, Макареня, Мищенко, Окулович
МПК: G06F 11/18, H05K 10/00
Метки: адаптивное, вычислительное
...соответственно с управляющими входами триггеров 13-15. Прямые выходы триггеров 13-15 соответственно 22-24 являются и выходами счетчика 5 и соединены соответственно со вторыми входами элементов 3.С приходом на вход 11 единичного импульса в момент установки в исход- ное состояние на выходах 22-24 устанавливается последовательность сигналов 110, тем самым подаются на блок 2 сравнения сигналы первого и второго арифметических блоков. В дальнейшем при приходе сигнала на вход 12 от прямого выхода блока 2 сравнения на выходе элемента И 16 появляется единичный сигнал, на выходе элемента И 17 - нулевой сигнал, на выходе элемента И 18 - нулевой сигнал. Это приводит к Формированию на выходе элемента ИЛИ 19 нулевого сигнала, который не...
Устройство для вычисления функции
Номер патента: 1166102
Опубликовано: 07.07.1985
Авторы: Авгуль, Витер, Макареня, Мищенко, Пархоменко, Смирнов
МПК: G06F 7/544
Метки: вычисления, функции
...И, входом второго элемента задержки, управляющим входом сумматоравычитателя и входом разрешения блока синхронизации, вход останова которого соединен с выходом пятого элемента И и вторым управляющим входом шестого коммутатора, выходы третьего и четвертого элементов И соединеьы с входами соответственно суммирования и вычитания реверсивного счетчика. На фиг. 1 дана блок-схема устйройства, на фиг. 2 - вариант конструкции блока анализа,Устройство содержит входы 1 и 2 аргумента, входы 3 и 4 управления коммутатора 5, квадратор 6, выходы 7 коммутатора и 8 квадратора, входы 9,и 39, выходы 40 и 41 схемы сравненияс нулем, схему 42 сравнения, входы43-46 блока 47 извлечения квадратного корня и блока 48 анализа, вход49. группы элементов И,...
Одноразрядный четверичный сумматор
Номер патента: 1160400
Опубликовано: 07.06.1985
Авторы: Авгуль, Макареня, Мищенко, Терешко
МПК: G06F 7/50
Метки: одноразрядный, сумматор, четверичный
...входом третьегоэлемента РАВНОЗНАЧНОСТЬ, второй входкоторого является входом старшегоразряда первого операнда и соединенс вторым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и первымвходом четвертого элемента РАКНОЗНАЧНОСТЬ, третий вход является входомстаршего разряда второго операнда исоединен с третьим входом первогоэлемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА; авыход - с вторым входом четвертогоэлемента РАВНОЗНАЧНОСТЬ, выход которого является выходом переноса сумматора.12- Х ОХц Х 5 аказ 3779/46 Подаисиое аж ШП 1 мПа,еит) 1Изобретен е относится к вычислительной технике и может быть исполь-. зовано ири построении быстродействующих устройств обработки цифровой информации.Целью изобретения является упрощение одноразрядного четверичного...
Универсальный логический модуль
Номер патента: 1137457
Опубликовано: 30.01.1985
Авторы: Авгуль, Макареня, Мищенко, Окулович
МПК: G06F 7/00
Метки: логический, модуль, универсальный
...одуль готов к 50 входы мультиплексора поданы сигналы У 1,= 1,2 "(ф, соответствуюна на следую- щие функции Г (х х), На управю функ- ляющие входы мультиплексора 5 посх ) мож- тупают младшие и-ш аргументОв функ 55 ции Г (х , х,), а на вход схемых) сравнения - старшие ш разрядов. Если все х 1,= О, к = 1, ш, то на выходе 6 схемы 2 сравнения появится и т.д.После анесения настройк в регистр сдв га 4 код работе. Работа модуля основа3 11 дов. Выход 14 регистра 4 является выходом старшего нулевого разряда, а вход записи 19 - входом младшего (2"- 1)-го разряда. Группа выходов 13 регистра 4 содержит выходы Ъ-е2 разрядов, а именно: выходы разрядов с номерами( -1). 2 в (1 1 2"ц ), (1)Для настройки модуля на реализацию некоторой нулевой...
Устройство для контроля цифровых блоков
Номер патента: 1128267
Опубликовано: 07.12.1984
Авторы: Авгуль, Макареня, Мищенко, Окулович
МПК: G06F 11/30
...с выходомпервого элемента И, первый ивторой входы которого соединенысоответственно с единичным выходомтриггера и выходом первого элементаИЛИ, нулевой выход триггера соединен с.первыми входами второго итретьего элементов И, второй входвторого элемента И подключен к вы-ходу второго счетчика и входувторого элемента задержки, выходкоторого соединен с управляющим входом регистра и первым входом второго элемента ИЛИ, второй вход которого является входом сброса устройства и подключен к входам сбросавторого счетчика и регистра, выходырегистра являются выходами устройства, выход второго элемента ИЛИ соединен с нулевым входом триггера,единичный вход которого подключенк выходу первого элемента задержки,вход котррого связан с вторым входом...