Одноразрядный — Метка (original) (raw)
Патенты с меткой «одноразрядный»
Одноразрядный двоичный кодово-позиционный сумматор трех чисел
Номер патента: 124704
Опубликовано: 01.01.1959
Автор: Зайцев
МПК: G06F 7/50
Метки: двоичный, кодово-позиционный, одноразрядный, сумматор, трех, чисел
...схем 6 связаны с логической схемой ИЛИ (8), вырабатывающей код переноса, Выходом 5 суммы служит логическая схема ИЛИ (9), которая связана через логические схемы И (10 и 11) с входными зажимами сумматора и со схемой НЕТ (12). Указанное соединение элементов сумматора обеспечивает сложение трех одноразрядных чисел, представленных в двоичной системе счисления с выдачей результата сложения в той же системе. Описанный сумматор может быть использован в быстродействующих цифровых вычис лительных машинах, работающих по кодово-позиционному принципу. КОДОВО-ПОЗИЦИОННЫЙ ОДНОРАЗРЯДНЫЙСУММАТОР ТРЕХ ЧИСЕЛ аявлено 8 декабря 1 са 54 г. за М 46708 26 в Мин 1 приборостроения СССРтрех да для естных мости, ы тем, м И, споль- значи124704 Пр едмет...
Однотактный одноразрядный сумматор на феррит-транзисторных ячейках
Номер патента: 126662
Опубликовано: 01.01.1960
Автор: Шишонков
МПК: G06F 7/50
Метки: одноразрядный, однотактный, сумматор, феррит-транзисторных, ячейках
...151 сдииицы лс) сноса.П 1)и подч(. иИу 7 ьса иа Один Вход с:ма то)а с.)абатызаст 5 сйка 1, и затем Яска 4 Выдает и)уьс суйэы. П;);1 подаче имиульсов на два входа су:матора срабатызают Яс;(5 1 и 3, и;)ичсм и)1:-.ульс ячеЙки ) зал(ос.цает Выда 11 импульса яекой 4 и устанавл)32 ст в положенис 155 Ячсйку э, О Око 1 чании импульса Ячсики о в Ячсик О 311- ПИСЫВВСТСЯ ЕД 1 ИИЦ 2 ПС)Сноса В СТаРШИИ Р 23 РЯД. ССЛИ ПодаОТСЯ ИМИЛЪ- сы на все т)и 3(од 2 су 1.2 то)а, то сэ 2 бать 32 от Яси:(и 1, 2 и 3, 1 э:1 этОм ВыдастсЯ импуетьс сухмы и записъ 32 етсЯ сднца пере 5 оса В ста 1) ший разряд. Подмагничиванис осуществляется по Цепи 7. Предмет изобретения 1. Однотактиый одноразрядный сумматор на (1)е;Нт-транзисторных Ячеиках 0 т 97 и ч 2 ю щ и и с Я...
Двухтактный одноразрядный сумматор комбинационного типа
Номер патента: 144641
Опубликовано: 01.01.1962
Автор: Кучеров
МПК: G06F 7/50
Метки: двухтактный, комбинационного, одноразрядный, сумматор, типа
...импульсы переноса. снимаемые с ячеек 2 и 5. Ввод слагаемыхз и переноса производится по первому такту (шина У), а вывод суммы Х - по второму такту (шина УУ).При подаче на вход одного из трех входных импульсов на выходе ячейки 7 образуется импульс, соответствующий сумме. При подаче на вход двух любых из трех входных импульсов на выходах ячеек 2 и 5 образуется импульс, соответствующий переносу.При подаче на вход сумматора трех входных импульсов с ячейки 3 снимается импульс, соответствующий сумме, а с ячеек 2 и 5 - импульс, соозветствующий переносу. Последний запоминается в ячейке о и одновременно запрещает появление импульса на выходе ячейки 7,144 б 41 Очевидно, что запрещающий импульс должен по длительности перекрывать...
Одноразрядный сумматор на ферритовых сердечниках
Номер патента: 147031
Опубликовано: 01.01.1962
МПК: G06F 7/50
Метки: одноразрядный, сердечниках, сумматор, ферритовых
...со входом блока ключей 2, второй вход которого с помощью систем шин 1 из 10 соединен с вспомогательным блоком 3, служащим для учета переноса из младшего разряда. Выход блока ключей 2 через выявитель переноса 4 соединен с выходами переноса и суммы 2 из 5. Цикл работы предлагаемого .сумматора состоит из трех тактов. В первом такте производят начальную установку блока 1, считывание переноса с последующей передачей его в старший разряд.Кго 1471 13 Предмет изобретения Одноразрядный сумматор на ферритовых сердечниках, использующий принцип распределения токов, о т л и ч и ю щ и й с я тем, что, с целью реализации сложения в циклическом варианте кода 2 из 5 и повышения надежности, в нем вход второго слагаемого соединен с анализатором кода,...
Двоичный одноразрядный сумматор с использованием радиоимпульсов
Номер патента: 151113
Опубликовано: 01.01.1962
Автор: Константиновский
МПК: G06F 7/50
Метки: двоичный, использованием, одноразрядный, радиоимпульсов, сумматор
...контуры, настроенные на частоты - , образованные конденсаторами 2 и индук 2тивностями 3.Дополнительный контур в элементе ИСКЛЮЧЕННОЕ ИЛИ также настроен на частоту - и образован конденсатором 4 и индуктивХ2постыл б. Во все контуры входят нелинейные емкости триодов (на чертеже не показаны), Выходы А и В регистров соединены со входами триодов через элементы связи б, 7, 8 и 9. Сигнал суммы У снимается с контура элемента ИСКЛЮЧЕННОЕ ИЛИ, К контуру элемента И подключена запоминающая ячейка 10, выполненная, например, в виде параметрического триггера. Выход С запоминающей ячейки 10 соединен с входами обоих триодов элементами связи 11, 12, для передачи сигнала переноса. Коэффициент передачи элементов связи б, 7 и 11 устанавливается примерно в...
Одноразрядный сумматор
Номер патента: 184517
Опубликовано: 01.01.1966
МПК: G06F 7/50
Метки: одноразрядный, сумматор
...устройства, по ная на базе элемента с логикой НЕ - где единице соответствует низкий ур сигнала, а нулю - высокий уровень.Рассмотрим работу схемы на следующем примере.Пусть на входы 1, 2 и агаемые а=1, в=1, с=0. Н олучить на выходе 4 сумму 5=0 оде 5 - перенос Р=1.В этом случае па входы б и 7 инверсных значений а и в слагаемых будут поданы высокие уровни, соответствующие 0, и транзисторы 8 и 9 окажутся закрытыми.Путь тока через сопротивления 10 и 11 будет закрыт, в точке 12 и на выходе 5 переноса образуются низкие уровни, соответствующие 1,Низкий уровень точки 12 вызовет отпирание транзистора 13, а поскольку транзистор 14 также будет открыт низким уровнем на входе 15 (с = 1), то образуется цепь тока через транзистор 14, транзистор 13 и...
Одноразрядный сумматор для системы счисления с основанием минус «два»
Номер патента: 195208
Опубликовано: 01.01.1967
МПК: G06F 7/49
Метки: два, минус, одноразрядный, основанием, системы, сумматор, счисления
...1-го разряда 1-го слагаемого;Ь - цифра т-го разряда 2-го слагаемого; е - 2положительный перенос из младшего разрядав -й; р - отрицательный перенос из младшего разряда в 1-й; Е - положительный переносв старший разряд; Р - отрицательный перенос в старший разряд; С - сумма, получаемая в 1-ом разряде,На чертеже приведена функциональная схе 1 а этого варианта сумматора. Здесь схема 1 две ячейки) осуществляет логические опера и и и пад входными переменнымдает в результатее(а+Ь) 4еская схема 2 (две ячейки) огические операции и и зараЬ 1 е,рный сигнал представлпереноса Р, получаемуюая поступает на записькая схема 4 (две ячейки)ции и и запрет и выт Е=р(а+Ь) 1,который является одновременно функцией переноса (второй канал) и частью логического...
Одноразрядный двоичный сумматор
Номер патента: 197281
Опубликовано: 01.01.1967
Авторы: Маслов, Московский, Потапов
МПК: G06F 7/50
Метки: двоичный, одноразрядный, сумматор
...предыдущего ра:1- 5ряда Л; 1, разнесенные по тактам Ь, г.,Последовательность поступления в сумматорслаГасх 1 ь 1 х и переноса В тс 1 спие цикла Вычисления ОднОГО 1 зазряда з 10 жет Оыть произБОльНОЙ. 10Ячейка 11 с комис;1 сац;ю 5 шым сердс:пшкомслужит для образования суммы 5 Импульспереноса в следующий разряд Л, снимаетсяс шины 12. На шины 13 и И по такту 1, подВОДЯТСЯ СООТВЕТСТВЕННО ИМПУЛЬСЫ УСТаНОВКИначального состояния и импульсы считывания суммы.Работу сумматора удобно рассмотреть приАг =Лю -- Л; 1 =.По такту гг происходит установка начального состояния сумматора, т. е. по шине 13в ячейку 8 записывается 1, а в ячейку 9 -0. При этом, если в результате предыдущих вычислений в ячейке 9 была записана, то благодаря компенсац 11 онному...
Одноразрядный релейный сумматор
Номер патента: 257149
Опубликовано: 01.01.1969
Автор: Величко
МПК: G06F 7/42
Метки: одноразрядный, релейный, сумматор
...и сигнала переноса оз младшего разряда производится на двухобмоточном реле Р, обмотки которого относительно источника питания включены встречно. Обмотка 1 служит для ввода сигнала переноса из младшего разряда, обмотка 11 - сигнала суммы чисел ац 1 т,. Суммировавие сигналов аи 1 тпроизводится диодно-реостатной схемой,257149 ключено. Одновременно появляется сигнал переноса С, который, так как нет сигнала С переходит в старший разряд.При наличии одного из сигналов а или Ь и сигнала переноса С, т = 1, С=0 (если ток в обмотке 1) реле Р оказывается вьпслюченным (происходит перенос в старший разряд). При наличии трех сигналов а, Ьи сигнала переноса реле Р оказывается включенным по обмотке 1 и происходит перенос в старший разряд, так как сигнал...
Одноразрядный двоичный сумл1атор
Номер патента: 255358
Опубликовано: 01.01.1969
Автор: Трусилов
МПК: G06F 7/50
Метки: двоичный, одноразрядный, сумл1атор
...высокими. Одноразрядный двоичный сумматор, содержащий переключатели тока, от,тичающийся тем, что, с целью упрощения, базы транзисторов в цепях связи переключателей тока подключены к цх эмцттерным выходах, являощцмся выходамц значения переноса, а коллекторь этих же транзисторов Ооъедцнены В один выход, являющийся выходом значения результата суммирования. Предлагаемый одноразрядный двоичный сумматор предназначен для использования в вычислительной технике.Одноразрядные двоичные сумматоры, содержащие переключатели тока, известны. 5Предложенный одноразрядный двоичный сумматор отличается от известны.; тем, что базы транзисторов в цепях связи переключателей тока подключены к их эмцттерным выходам, являющимся выходами значения пе реноса, а...
Одноразрядный сумматор
Номер патента: 263281
Опубликовано: 01.01.1970
Авторы: Васильев, Райсов, Шаламов
МПК: G06F 7/50
Метки: одноразрядный, сумматор
...вычислительнои технике.Известен одноразрядный сумматор с тремя входами на ферротранзисторных ячейках, содержащий схему ИЛИ с запретом, схемы И и схему ИЛИ.Предложенный сумматор отличается тем, что его входные шины подключены ко входам схемы ИЛИ с запретом и двух схем И, причем выходы схем И подключены ко входам схемы ИЛИ, образующей на выходе сигнал переноса, а также ко входам запрета схемы ИЛИ с запретом и третьей схемы И, выходы которых совместно служат выходом сигнала суммы.Это позволяет упростить устройство.Функциональная схема сумматора на три входа изображена на чертеже. том и схемы Из, а перенос Р ячейки 9, В сумматоре применя временный запрет и использует ная схема тактового питания.Предложенный одноразрядный три входа...
Одноразрядный двоичный потенциальный счетчик
Номер патента: 283303
Опубликовано: 01.01.1970
МПК: H03K 3/037
Метки: двоичный, одноразрядный, потенциальный, счетчик
...- 1. Пороги О обоихФН равны +1. За логическую 1 принимается высокий уровень потенциала, за О - низ 5 кий уровень,Счетчик работает следующим образом. Припоступлении очередного высокого уровня потенциала ФН 1 меняет свое состояние на противоположное, По окончании действия вход 0 ного сигнала, т. е, при поступлении низкогоуровня потенциала, состояние ФН 1 остаетсянеизменным, а ФН 2 меняет свое состояние напротивоположное, Таким образом, ФН 2 служит для запоминания предыдущего состояниясчетчика до окончания запускающего сигналана счетном входе,Поясним работу схемы на примере. Обозначим через о, и о 2 алгебраические суммы весоввозбужденных входов ФН 1 и ФН 2 соответст 0 венно, Допустим, что сигнал на входе отсутст283 ЗОЗ Предмет изобретения...
Одноразрядный реверсивный счетчик
Номер патента: 300958
Опубликовано: 01.01.1971
Авторы: Волкогон, Ков, Ситников
МПК: H03K 23/76
Метки: одноразрядный, реверсивный, счетчик
...блокинг-генератор, собранный на транзисторе 9, а транзистор 10 запертотрицательным напряжением, подаваемым вего эмиттер с нулевого выхода триггера 11.В таком режиме схема представляет собойобычный одноразрядный счетчик на многоустойчивых элементах,Тактовые импульсы (фиг. 2, а) .обеспечивают фазоимпульсный режим работы счетчика,а приход каждого счетного импульса(фиг, 2, д), привязанного к очередному опорному импульсу (фиг. 2, с) сдвинутого относительно ближайшего тактового импульса наполпериода, ускоряет срабатывание многоустойчивого элемента иа один период следованиятактовых импульсов (фиг. 2, Д, Таким образом, с приходом каждого счетного импульсафаза выходных и мпульсов одноразрядногосчетчика относительно опорных меняется наединицу,...
Одноразрядный cy. iumatop
Номер патента: 333555
Опубликовано: 01.01.1972
Авторы: Гор, Мансуров, Мартыненко, Талибов
МПК: G06F 7/50
Метки: iumatop, одноразрядный
...ры транзисторов гг-типа б и 6 второго ярусаправой половины полусумматора ц с одц м цзвходов второго полусумматора. Второй входпары транзисторов гг-типа 5 и 6 второго яруса правой половины полусумматора служит25 входом, инверсного значения третьего слагаемого с, а второй вход второго полусумматораслужит входом прямого значения третьегослагаемого с. Выход правой половины полусумматора является выходом переноса сумаО матора Р, а выход второго полусумматора -) с Составитель А. МасловТекред 3, Тараненко Корректор Т, Бабакина Н да Подписное Министров СССРИзд,440 Тираж 448огиитета по делам изобретений н открытий прн Сове Москва, Ж.35, Раунская наб., д. 4/5 аказ 19ЦНИИП Загорская типография 3выходом суммы сумматора 5, Транзисторы 11, 12 и 13...
Одноразрядный сумматор по модулю к
Номер патента: 341034
Опубликовано: 01.01.1972
МПК: G06F 7/72
Метки: модулю, одноразрядный, сумматор
...всех четных постоянных тактов, Выходы этой группы элементов, регистра сдвига подсоединены к обмоткам записи соседних соответственно элементов нижней группы, обмотки считывания которых подключены к выходу К-ста бильного динамического триггера (выход й-й ячейки). Выходы элементов нижней группы регистра сдвига соединены с обмотками записи верхней гру 1 пы элементов регистра сдвига соответственно. Выход регистра сдвига (элемент 25 3 ) подсоедннеп к установочному входу К- стабильного динамического триггера по записи, выход К-стабильного динамического триггера (элемент Й) - выходу сумматора по модулю К. 30Слагаемые подаются в фазоимпульсном коде, причем каждому из Уг возможных значений (О, 1, 2 й - 1) соответствует наличие имлульса тока в...
Одноразрядный сумм. атор
Номер патента: 409381
Опубликовано: 01.01.1973
Авторы: Литвинский, Сивобород
МПК: H03K 19/094
Метки: атор, одноразрядный, сумм
...= ав,- авг+с,"еГ -ававс.1,Транзисторы 7 - 9 второго каскауют логическую функцию ИЛИ -Ь = Г 5+Схема, реализующая пе первого каскада на транз 1 полняющего логическую фи второго каскада на транзисторах Л и 34, выполняющего роль инвертора.Транзисторы Зб - З 7 выполняют функцию управляемых обратных связей. Реализация переноса осуществляется в соответствии с формулои си =(в+ с) а, +вс,.Работа схемы осуществляется в соответствии с таблицей истинности,в, сд - 1 йо 0 0 1 0 1 О О 1 1 0 0 Х О 1 1 1 О 0 1 1 0 0 1 1 0 0 1 0 1 О 1 В качестве примера рассмотрена работа сумматора, когда а= 1, б = 1, с= 1.Предположим, что в исходном состоянии, до начала рабочего такта, напряжение на выходах схемы равно нулю, т. е, 5= О и Сл =О,Под тактом...
Обратимый одноразрядный сумматор
Номер патента: 430380
Опубликовано: 30.05.1974
Авторы: Евдокимов, Институт, Кизим, Пивен, Плющ, Пухов
МПК: G06G 7/14, H03K 19/21
Метки: обратимый, одноразрядный, сумматор
...прсобЗ 0 разователя с одновременным умножением иа Изобретение относится к области вычислительной техники ц может быть применено в аналоговых счетно-решающих устройствах и машинах.Известны обратимые сумматоры, содержащие операционный усилитель, к потеициальионулевой точке и к выходу которого подключены через основные и вспомогательные резисторы входные шины подачи слагаемых.Цель изобретения - повышение точности суммирования.Это достигается тем, что в сумматор дополнительно введен функциональный преобразователь, входы которого подсоединены к основным и через переключатели к вспомогательным резисторам, а выход преобразователя подключен через дополнительный резистор к потенциально-нулевой точке усилителя и непосредственно к входу...
Обратимый одноразрядный инвертор
Номер патента: 452004
Опубликовано: 30.11.1974
Авторы: Евдокимов, Огир, Пивен, Плющ, Пухов
МПК: G06G 7/12
Метки: инвертор, обратимый, одноразрядный
...усилитель постоянного тока 1, основные 2 и 3 и вспомогательные 4,5 резисторы, ключи 6,7 и не линейные элементы 8,9, Обратимый одно 25разрядный инвертор предназначается для обработки информации, предс цифров й форме, при этом ма ница моделируется напряжени подаче на полюс 10 машиннои единицы ипри достижении напряжением на выходеоперационного усилителя 1 вел ольшей, чем (,срабатывает неоэлемент 9, который управляет ключом 7,ключ 7 открывается, подключая таким образом источник напряжения 1равныйт,l к полюсу 11 при этом нелинейный элемен 8 не срабатывает, так как на его вход приходят разнополярные.напряжения, сумма которых не превышает 05,/ . Устройство уравновешииается при напряжениях на полюсах 10,11 0 и-Ц. При этом на,о о выходе...
Многовходовый одноразрядный двоичный сумматор
Номер патента: 462179
Опубликовано: 28.02.1975
МПК: G06F 7/50
Метки: двоичный, многовходовый, одноразрядный, сумматор
...операционного усилителя 1 поступают сигналы Хь Хь ,Х, представлен,ные либо уровнем напряжения У, либо О, и сигнал переноса Л, представленный уровнемУнапряжения - К (К=О, 1, 2, , и и соответлствует количеству единиц переноса). С выхода операционного усилителя 1 суммарное напряжение поступает одновременно на масштабный элемент (резистор) 5 и,пороговые элементы 7, порог срабатывания каждого изУкоторых равен - 1 11=0, 1, 2, , п).пПорог срабатывания каждого следующего порогового элемента 7 отличается от преды 0дущего на,величину - . На выходе операциионного усилителя 1 каждый входной сигнал Х 1 (1=1, 2, ,п) появляется с коэффициен 1том, а сигнал переноса Л - с коэффициен 2 п1том - . Таким образом, выходное напряжение2операционного усилителя...
Одноразрядный сумматор
Номер патента: 463990
Опубликовано: 15.03.1975
Авторы: Евдокимов, Кизим, Огир, Пухов
МПК: G06J 3/00
Метки: одноразрядный, сумматор
...25резисторов и через соответствующие резисторы переноса - с выходами последующих операционных усилителей,Структурная схема одноразрядного сумматора приведена на чертеже, 3 С ум м атор содержит линеику рез исто ров 1, и операционных усилителй 2, - 2 н, в цепи обратной связи каждого из которых включены блоки ограничения 31 - Зи блоки зоны нечувствительности 4, - 4,. Ко входу каждого усилителя 2, - 2 подключены входные резисторы 5 - 5 и резисторы переноса 61 - бн,Резисторы переноса 6, - 6 предназначены для передачи сигнала с выходов операционных усилителей 21 - 2 н постоянного тока старших разрядов на вход операционных ,усилителей младших разрядов с определенным ко 2 шэффициентом передачи К - . Зоны нечув 2 ствительности построены...
Оптоэлектронный одноразрядный сумматор
Номер патента: 579619
Опубликовано: 05.11.1977
Авторы: Березовский, Иванов
МПК: G06F 7/56
Метки: одноразрядный, оптоэлектронный, сумматор
...инжекции является ток, проникающий через светодиод 3.Элемент 1 должен обеспечить ток (,необходимый для свечения светодиода 3 с яркостью, принятой для обозначения единицы, и дающий напряжение, не меньше, чем 1,50 п, где 0- напряжение провала светодиода 3. При необходимости используется несколько элементов 1, соединенных последовательно. В качестве фотогальванического элемента 1 может быть использован солнечный фотоэлемент.Сумматор работает следующим образом.На элемент 1 подается комбинация сигналов Х и Хи сигнал переноса П в виде световых потоков. Напряжение в цепи зависит от числа световых сиг- ф валов. Если световые сигналы отсутствуют, т.еХ = Х д П, О, то ЭДС элемента 1 обеспечивает фоновый ток, ве-, личина которого не превышает...
Комбинационный одноразрядный сумматор
Номер патента: 645156
Опубликовано: 30.01.1979
Авторы: Боюн, Козлов, Малиновский, Семотюк
МПК: G06F 7/50
Метки: комбинационный, одноразрядный, сумматор
...Реализуемая функция16 15 17 3 ИЛИ - НЕ О ЗИ - НЕ 3 ИЛИ 3 ИЛИ О 3 ИЛИ - НЕ 3 ИЛИ - НЕ 3 ИЛИ О ЗИ - НЕ 3 ИЛИ - НЕ 3 И 3 ИЛИ О 3 ИЛИ - НЕ 3 И - НЕ 3 1 ЛЛИ 3 И 3 И - НЕ 3 ИЛИ - НЕ 3 ИЛИ 1 3 ИЛИ в3 ИЛИ 3 И - НЕ 3 И 1 ЗИ - НЕ 3 И - НЕ 3 И 3 И 3 И - НЕ 1 3 ИЛИ - НЕ 3 ИЛИ 3 И Сопоставляя полученные значения выхода18 элемента 1 со значениями функции переноса при одинаковых наборах входныхпеременных, и значения выхода 11 элемента 2 со значениями функции суммы при 1 Оодинаковых наборах переменных, нетрудно убедиться в том, что они полностью совпадают. Но так как количество возможныхнаборов входных переменных в таблице является полным, то схема, приведенная на 15фиг. 1, является сумматором,Вариант выполнения логического элемента на основе ТТЛ...
Одноразрядный десятичный сумматор
Номер патента: 690479
Опубликовано: 05.10.1979
МПК: G06F 7/50
Метки: десятичный, одноразрядный, сумматор
...числа А -- а 1, ар, а аи В "- Ь 1 Ьг, Ьд, Ь н двоид 111 О-десяти 11 номкоде, сигнал переноса П; 1 (при сложениичисел А и Б) или сигцал заема 3 1, (привычитании чисел А и В). При налички потенциала ца управляющей шине сложения 2происхолит алгебраическое сложение чиселА + В, а при наличии сигнала на упразляющей шине вычитания 3 - происходит алгебраическое вычитание чисел АВ.При этом с выхода сумматора-вычцтателя 1 сшнмается соответственно сумма илиразность входных чисел н двоичном коде,сигнал переноса, если сумма равна 16 ь 9,или сигцал заема, если разность отрицательная (В )А). Выхолные сигналы с трех старших разрядов сумматора-нычитателя 1 поступают на элементы И 4 и 5. которые ФОРМИРУЮТ СИГНаЛЫ ПЕРЕНОСа, ЕСЛИ СУММа ранна 10 - :-15.Для...
Одноразрядный сумматор
Номер патента: 734681
Опубликовано: 15.05.1980
Автор: Кочергин
МПК: G06F 7/385
Метки: одноразрядный, сумматор
...когда слагаемое А задается кодом для цифры "1" при С=О. оТак как цифра "1 нечетная, выходной сигнал блока 1 логического дешифрирования в соответствии с функцией (6) Г 1,Следовательно, блок 6 будет пропускать сигналы с входа на выход с инвертированием. При цифре "1 слагаемого 1 на выходной шине "1"У "6" блока 1 появляется сигнал, который поступает на вторые йивграмма 1 Передача с инвертированием 1 1 1 1 1 0 0 0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 1 1 1 1 1 0 0 0 1 1 1. 0 0 0 0 0 1 1.0 0 0 0 1 1 1 1 1 0 Х 0" 1 2 . 3" 4" ",5" 6" "7 8 9" входы элементов И 36-40 блока 4 сложения переноса и управляющий вход блока 5,Работа блока 4 сложения переноса споследовательно соединенным с ним блоком 5 при этом полностью совпадает сдиаграммой 1 сложения с...
Одноразрядный сумматор
Номер патента: 739530
Опубликовано: 05.06.1980
Автор: Кочергин
МПК: G06F 7/385
Метки: одноразрядный, сумматор
...элементов 40-44 И, а первыевходы элементов 45-49 И соединенынепосредственно с этой шиной. Вторыевходы элементов 40, 45 И соединеныс входной шиной Р, вторые входы элементов 41, 46 Й с шиной Р; вторыевходы элементов 42, 47 И - а шиной Р,вторые входы элементов 43, 48 И - сшиной Р, . Входная шина Р соединенасо вторым входом элементов 44 И и через элемент 50 НЕ - со вторым входомэлемента 49. Выходы элементов 40,49 И соединены через элемент 51 ИЛИ- с выкодной шиной Р, выходы здеме 1 нтов 41,45, И через элемент 52 ИЛИс шиной Р, выходы элементов 42,46 И через элемент 53 ИЛИ - с шинойР, выходы элементов 43, 47 И черезалемент 54 ИЛИ - с шиной Р 4, выходы элементов 44, 48 И через элемент55 ИЛИ - с шиной РВыходные шины квадратной...
Одноразрядный десятичный сумматорвычитатель
Номер патента: 807275
Опубликовано: 23.02.1981
Автор: Дубовец
МПК: G06F 7/50
Метки: десятичный, одноразрядный, сумматорвычитатель
...переноса сумматора-вычитателя 7 и с выходами трех его старших разрядов. Влок 13 коррекци содержит полу- сумматор 14, элемент ЛИ 15, одноразрядный сумматор 16, э емент И-ИЛИ-НЕ . 17, полусумматор 18 и элемент,К-ИЛИНЕ 19. Выход заема двЬичного сумматора-вычитателя 7 соединен с выходом заема 20, а выход бло а 12 Аормирования десятичного перен са с выходом переноса 21 десятично о сумматоравычитателя.Выходы первого, вт рого, третьего и четвертого разрядов суммы 22-25 десятичного сумматора вычитателя соединены соответственно е выходом младшего аз я а воичного с ато а-выр р умм рчитателя 7, полусуммаора 14, одноразрядного сумматора 16 элементаИ-ИЛИ-НЕ 19 (выходы и усумматора 14,одноразрядного суммат ра 16 и элемента И-ИЛИ-БЕ 19 образу т...
Одноразрядный блок логаческой памяти
Номер патента: 826422
Опубликовано: 30.04.1981
Авторы: Колосов, Лопатина, Мелехин, Шелонин, Шефф
МПК: G11C 15/00
Метки: блок, логаческой, одноразрядный, памяти
...40 входов 38 и выходов 39 соседних разряДов.Логическая функция, реализуемая формирователем 5 выявления переноса имеет вид 45ХЭР = Х Х 2 ( 25+ Х дУ) ЭЯЗдесь и дальше индексы переменных соответствуют номерам позиций на фиг. и 2.Управляющий вход 40 накопителя 7 является первым управляющим входом блока 1 и предназначен для управления записью и считыванием, Управляющие входы 41, 42 и 43 являются вторым, третьим и четвертым управляющими входами блокасоответствен 22 6но и предназначены для управления коммутацией сигналовпоступающих на адресные входы 26, 27, 28 накопителя 7 Через коммутаторы 23, 4Коммутаторы 2, 3 и 4 реализуют логические функции2 Й 24 41 29 41+Х УЙВ 39 4 Э Э 1 43Коммутатор 6 реализует переклю- чение адресно-управлякщей...
Одноразрядный полный двоичный сумматор
Номер патента: 877525
Опубликовано: 30.10.1981
Автор: Фурсин
МПК: G06F 7/50
Метки: двоичный, одноразрядный, полный, сумматор
...выходы первого и четвертого элементов И-НЕ соединены со входами седьмого элементаИ-НЕт выход которого соединен с выхо"дом переноса сумматора 2.Недостатком этого сумматора является относительно большое количествооборудования,Как известно 13 , некоторые систе.мы элементов позволяют получать дополнительные логические функции путемобъединения выходов элементов с помо;НЕ, второй выхоц первого элементаИ-НЕ и выход третьего элемента НЕсоединены со входами четвертого псевдоэлемента И, выход которого соединен со вторым входом второго элементаИ-НЕ и входом .четвертого элементаНЕ, второй выход второго элеменгаИ-НЕ и выход шестого элемента ПЕсоединены со входами пятого псевдо элемента И, выход которого соединенс выходом суммы сумматора,Формула...
Полный одноразрядный сумматор инжекционного типа
Номер патента: 892730
Опубликовано: 23.12.1981
МПК: H03K 19/091
Метки: инжекционного, одноразрядный, полный, сумматор, типа
...коллектор открытого третьего выходного многоколлекторнаго транзистора 6 и первый коллектор открытого первого выходного многокаллекторного транзистора 4 соединены с базой второго выходного миогоколлекторного транзистора 5, то этот транзистор закрыт. Напряжение на клеммах 10 и 11 сумьаю и переноса соответствует логическому нулю.Если хотя бы на одном иэ входов появится значение сигнала, соответствующее логической единице, то закроется третий выходной многокаллекторный транзистор 6. На клемме 10 суммы будет логическая единица. Второй выходной многоколлекторный транзистор 5 поддерживается в закрытом состоянии с помощью первого выходного мнагоколлекторного транзистора 4Если на любых двух входах значение сигнала соответствует логической...
Одноразрядный сумматор
Номер патента: 907543
Опубликовано: 23.02.1982
МПК: G06F 7/50
Метки: одноразрядный, сумматор
...одноразрядного сумматора.Сумматор содержит четырехколлекторные и-р-и транзисторы 1-3, р-и-р транзисторы 4-9, и-р-и транзистор 10, двухколлекторный и-р-и транзистор 11,п-р-и транзистор 12, многоколлекторный р-и-р транзистор 13, эмиттером всех и-р-и и базой всех р-п-р транзисторов является подложка - п-шина, соединенная с шиной нулевого потенциала, 60Входами устройства являются базы транзисторов 1-3, первые коллекторы которых соединены, соответственно, с змиттерами транзисторов 4-б, причем эмиттерами последних являются переинжектирующие Р-области, а их коллекторами является общая для всех трехтранзисторов базовая Р-область и-р-итранзистора 12, вторые коллекторы1-3 транзисторов соединены с базойтранзистора 10, остальные коллекторы...