POWER1とは - わかりやすく解説 Weblio辞書 (original) (raw)
POWER1
生産時期 | 1990年から |
---|---|
設計者 | IBM |
生産者 | IBM |
CPU周波数 | 20MHz から 62.5MHz (POWER1++) |
アーキテクチャ | POWER (32ビット) |
コア数 | 1 |
テンプレートを表示 |
Power アーキテクチャ |
---|
全体 POWER PowerPC Power.org OpenPOWER Foundation |
過去 POWER1 POWER2 POWER3 POWER4 POWER5 POWER6 RSC RS64 PowerPC 601 PowerPC 602 PowerPC 603 PowerPC 604 PowerPC 620 Gekko PowerXCell AIM連合 |
現在 POWER7 POWER8 POWER9 PowerPC e200 PowerPC e500 PowerPC e600 PowerPC 400 PowerPC 700 PowerPC 7000 PowerPC 970 Cell Broadway Espresso Xenon QorIQ PA6T Titan(英語版) |
予定 POWER10 PowerPC e700 |
その他 RISC PReP CHRP PAPR System p System i Power Systems Power Macintosh Blue Gene PowerVM ViVA |
表話編歴 |
POWER1(パワーワン)は、IBMが設計・製造した、POWER命令セットアーキテクチャを最初に持った、マルチチップのマイクロプロセッサである。POWER1は1990年に登場した。**POWER1+(パワーワンプラス)とPOWER1++は改良版、RSC**はシングルチップの派生製品、更にPowerPC 601はRSCの派生製品である。1993年には後継のPOWER2に置き換えられた。
名称
POWER1は当初は「RISC System/6000(RS/6000) のCPU」と呼ばれ、後に後継(POWER2)が発表された際に、区別するために同じネーミング(POWER_n_)で「POWER1」と呼ばれるようになった。
歴史
POWER1は1990年に、IBM RS/6000シリーズのサーバーであるPOWERserverや、ワークステーションであるPOWERstationとともに発表され、そのクロック周波数は20、25、30 MHzであった。POWER1は2回のアップグレードが行われた。1回目は1991年のPOWER1+、2回目は1992年のPOWER1++で、半導体工学の進歩によりオリジナルのPOWER1より速いクロックで稼動した。POWER1+のクロックはPOWER1より少し速い 25、33、41 MHz だが、POWER2+ では高速なクロックを可能にするマイクロアーキテクチャを採用して 25, 33, 41.6, 45, 50, 62.5 MHz だった。1993年8月に、POWER1とその派生プロセッサは、POWER1の進化系である後継のPOWER2(単に RIOS2 とも呼ばれた)に置き換わった。
POWER1の直系の派生には、エントリーレベルのRS/6000用に作られた機能削減・シングルチップ版のRSCや、宇宙用途に作られたRSCの耐放射線版であるRAD6000がある。またPOWER1の非直系の派生には、コンシューマー用を狙ったRSCの機能削減版であるPowerPC 601がある。
一般には、IBMやコンピュータ処理の世界でPOWER1は「一番目」であることで知られている。IBMでは、POWER1はハイエンド向けの最初のRISCプロセッサーであり(1986年のROMPは商業的には失敗とみなされており、ハイエンド向けではなかった)、新しいPOWER命令セットアーキテクチャ(ISA)を最初に実装し、IBMの最初の成功したRISCプロセッサである。コンピュータ処理の世界ではPOWER1は、従来はメインフレームのみで使用されていたスーパースケーラプロセッサの性能向上の技術である、レジスタ・リネーミングやアウト・オブ・オーダー実行などのいくつかの形式を実装した、最初のマイクロプロセッサとして知られている。
POWER1はまた、POWERやPowerPCやPower Architectureプロセッサなどの、後には数百の異なった実装を持つ、成功したファミリーの起源ともなった。
マイクロアーキテクチャ
POWER1は32ビットのスーパースケーラのマイクロプロセッサである。固定小数点演算ユニット(ALU、FXU、演算装置を参照)、ブランチユニット(BPU)、FPUの3つの主要な実行ユニットにより構成される。POWER1は32ビットの物理アドレスを持つ32ビットCPUだが、その仮想アドレスは52ビット長である。この広いアドレス空間は、各アプリケーションが4ギガバイト(GB)のアドレス範囲を持つ事を可能とする、アプリケーションの性能のために選択された。
参照
関連項目
外部リンク
- Great Microprocessors of the Past and Present (V 11.3.1)
- R. K. Montoye et al., "Design of the IBM RISC System/6000 floating-point execution unit". IBM Journal of Research and Development, Volume 34, Number 1, January 1990.
- R. R. Oehler and R. D. Groves, "IBM RISC System/6000 processor architecture". IBM Journal of Research and Development, Volume 34, Number 1, January 1990.
- G. F. Grohoski, "Machine organization of the IBM RISC System/6000 processor". IBM Journal of Research and Development, Volume 34, Number 1, January 1990.
- H. B. Bakoglu et al., "The IBM RISC System/6000 processor: Hardware overview". IBM Journal of Research and Development, Volume 34, Number 1, January 1990.