CAS latency (original) (raw)
Die Column Address Strobe Latency (englisch, kurz CL oder CAS Latency), auch Speicherlatenz genannt, ist die benötigte Zeit um eine Spalte im Hauptspeicher eines Computers zu adressieren. Das Maß dafür ist die erforderliche Zahl der Taktzyklen, wobei eine niedrigere Zahl die bessere ist. Vor allem bei moderner Hardware kann eine niedrige Speicherlatenz einen Mehrwert in Rechenleistung bieten.
| Property | Value |
|---|---|
| dbo:abstract | Die Column Address Strobe Latency (englisch, kurz CL oder CAS Latency), auch Speicherlatenz genannt, ist die benötigte Zeit um eine Spalte im Hauptspeicher eines Computers zu adressieren. Das Maß dafür ist die erforderliche Zahl der Taktzyklen, wobei eine niedrigere Zahl die bessere ist. Vor allem bei moderner Hardware kann eine niedrige Speicherlatenz einen Mehrwert in Rechenleistung bieten. (de) Column Address Strobe (CAS) latency, or CL, is the delay in clock cycles between the READ command and the moment data is available. In asynchronous DRAM, the interval is specified in nanoseconds (absolute time). In synchronous DRAM, the interval is specified in clock cycles. Because the latency is dependent upon a number of clock ticks instead of absolute time, the actual time for an SDRAM module to respond to a CAS event might vary between uses of the same module if the clock rate differs. (en) Latencia CAS (del inglés column access strobe latency) se refiere a la posición de la columna de memoria física en una matriz (constituida por columnas y filas) de condensadores usados en módulos de memoria dinámica de acceso aleatorio (DRAM). Así, la latencia CAS (CL) es el tiempo (en número de ciclos de reloj) que transcurre entre que el controlador de memoria envía una petición para leer una posición de memoria y el momento en que los datos son enviados a los pines de salida del módulo. Los datos son almacenados en celdas de memoria individuales, cada uno identificado de manera única por banco de memoria, fila y columna. Para tener acceso al DRAM, los controladores primero seleccionan el banco de memoria, luego una fila (usando el RAS), luego una columna (usando el CAS) y finalmente solicitan leer los datos de la posición física de la celda de memoria. La latencia CAS es el número de ciclos de reloj que transcurren desde que la petición de datos es enviada hasta que los datos son transmitidos desde el módulo. Al seleccionar una tarjeta de memoria RAM, cuanto menor sea la latencia CAS (dada la misma velocidad de reloj), mejor será el rendimiento del sistema. La RAM DDR debería tener una latencia CAS de aproximadamente 3 u, óptimamente, 2 (y más recientemente tan bajo como 1,5). La RAM DDR2 puede tener latencias en los límites de 3 a 5. La comparación entre velocidades de reloj podría resultar engañosa. La latencia CAS sólo especifica el tiempo entre la petición y el primer bit obtenido. La velocidad de reloj especifica la latencia entre bits. Así, leyendo cantidades importantes de datos, una velocidad de reloj más alta puede ser más eficiente en la práctica, incluso con una latencia CAS mayor de 5. Las memorias DDR3, cuyas velocidades de reloj rondan desde los 1.333 MHz a mayores, pasando por 1.600 y 2.000 MHz, tienen CAS que van de 6 a 9 generalmente. Una memoria con CAS 6 y 1.600 MHz tiene normalmente mayor precio que otra con CAS 9 y 1.600 MHz, independientemente de su capacidad (1 o 2 Gb, por ejemplo), esto es normal ya que a igual frecuencia un CAS inferior implica un rendimiento superior. A finales de 2012, el estándar más utilizado es DDR3 a 1600 MhZ, muchos módulos admiten subir la velocidad muy por encima de los 2000 MhZ pero el precio suele dispararse, especialmente considerando que no se suele notar mucha diferencia en el rendimiento. (es) Le column address strobe (CAS, temps d'accès à une colonne) est un délai d'accès dans les étapes de la synchronisation de la mémoire vive d'un ordinateur. C'est un paramètre de la mémoire vive RAM. Il est composé de quatre informations et est noté par exemple, Cas 2.5 (2.5-8-4-4) ou bien Cas 5 (5-5-5-12). La synchronisation de la mémoire (timing en anglais) est une succession de cycles d'horloge nécessaires pour accéder à une donnée stockée en mémoire vive. Ainsi plus les valeurs du CAS sont basses, meilleure est la mémoire. Les quatre nombres entre parenthèses correspondent dans l'ordre aux valeurs suivantes : CAS delayou CAS latency, CAS signifiant column address strobe, il s'agit du nombre de cycles d'horloge s'écoulant entre l'envoi de la commande de lecture et l'arrivée effective de la donnée. Autrement dit, il s'agit du temps d'accès à une colonne.RAS precharge timenoté tRP, RAS signifiant row address strobe, il s'agit du nombre de cycles d'horloge entre deux instructions RAS, c'est-à-dire entre deux accès à une ligne.RAS to CAS delaynoté parfois tRCD, il s'agit du nombre de cycles d'horloge correspondant au temps d'accès d'une ligne à une colonne.RAS active timenoté parfois tRAS, il s'agit du nombre de cycles d'horloge correspondant au temps d'accès à une ligne. (fr) CAS latency, CL (ang. column address strobe latency, opóźnienie bramkowania adresu kolumny) – czas utajenia (opóźnienie, czas dostępu), mierzony liczbą cykli zegara, jaki upływa między wysłaniem przez kontroler pamięci RAM żądania dostępu do określonej kolumny pamięci a otrzymaniem danych z tej kolumny przez kontroler. Im niższa jest wartość CAS latency (przy danej częstotliwości taktowania), tym krótszy jest czas potrzebny na pobranie danych z pamięci – inaczej mówiąc: „im krótszy czas utajenia, tym lepiej”. Czas utajenia wpływa bowiem na szybkość wykonywania w pamięci operacji, takich jak pobranie kolejnej instrukcji do wykonania przez procesor (odczyt, zapis, porównanie, przesunięcie bitowe itp). Im dłuższy czas oczekiwania, tym dłużej procesor musi czekać na reakcję ze strony pamięci. Można przyspieszyć działanie pamięci stosując tzw. przeplot (ang. interleaving), co pozwala na rozdzielenie operacji zapisu na kilka lub stosując pamięć podręczną (ang. cache), umożliwiającą tymczasowe przechowywanie przetwarzanych danych w celu synchronizacji z modułami pamięci. Większość producentów pamięci dynamicznych (DRAM) podaje parametr CAS latency w nazwie konkretnego modelu; niektórzy podają go bezpośrednio, np. CL15. (pl) Column Address Strobe Latency (engelska, CL eller CAS Latency) beskriver hur lång tid det tar (antallet pulser) för data att bli läst från datorminne. (sv) |
| dbo:wikiPageExternalLink | http://www.pcstats.com/articleview.cfm%3FarticleID=873 http://www.anandtech.com/show/3851/everything-you-always-wanted-to-know-about-sdram-memory-but-were-afraid-to-ask http://www.tomshardware.com/reviews/tight-timings-high-clock-frequencies,1236.html http://www.tomshardware.com/reviews/ups-downs,743-3.html https://docs.google.com/spreadsheets/d/1NUcp5ICqiPHfr_uw1zmV_44QazuvsSjjTu-H4KyVfpg/edit%3Fusp=sharing https://docs.google.com/spreadsheets/d/1aNUuLCWCjbbuB255mDsG47RpT2LU9dSgEMW9kQe9gL0/edit%3Fusp=sharing http://www.hardwaresecrets.com/understanding-ram-timings/ |
| dbo:wikiPageID | 1411537 (xsd:integer) |
| dbo:wikiPageLength | 16996 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1112610468 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Cache_line dbr:Double_data_rate dbr:Dynamic_random-access_memory dbr:Mebibyte dbr:Memory_timings dbr:SDRAM dbr:Gibibyte dbr:MOSFET dbr:Pipeline_(computing) dbr:Pipeline_stall dbr:Locality_of_reference dbc:Computer_memory dbr:DDR2_SDRAM dbr:DDR3_SDRAM dbr:DDR4_SDRAM dbr:DDR5_SDRAM dbr:DDR_SDRAM dbr:DRAM dbr:Bandwidth_(computing) dbr:Gibibit dbr:RAM dbr:Synchronous_dynamic_random-access_memory dbr:Mebibit dbr:Underclocked dbr:Megatransfer |
| dbp:wikiPageUsesTemplate | dbt:= dbt:Citation_needed dbt:Details dbt:Efn dbt:More_citations_needed_section dbt:Noteslist dbt:Original_research dbt:Original_research_inline dbt:Reflist dbt:Short_description dbt:CAS_latency/group dbt:CAS_latency/row |
| dcterms:subject | dbc:Computer_memory |
| gold:hypernym | dbr:Time |
| rdf:type | dbo:SportsEvent |
| rdfs:comment | Die Column Address Strobe Latency (englisch, kurz CL oder CAS Latency), auch Speicherlatenz genannt, ist die benötigte Zeit um eine Spalte im Hauptspeicher eines Computers zu adressieren. Das Maß dafür ist die erforderliche Zahl der Taktzyklen, wobei eine niedrigere Zahl die bessere ist. Vor allem bei moderner Hardware kann eine niedrige Speicherlatenz einen Mehrwert in Rechenleistung bieten. (de) Column Address Strobe (CAS) latency, or CL, is the delay in clock cycles between the READ command and the moment data is available. In asynchronous DRAM, the interval is specified in nanoseconds (absolute time). In synchronous DRAM, the interval is specified in clock cycles. Because the latency is dependent upon a number of clock ticks instead of absolute time, the actual time for an SDRAM module to respond to a CAS event might vary between uses of the same module if the clock rate differs. (en) Column Address Strobe Latency (engelska, CL eller CAS Latency) beskriver hur lång tid det tar (antallet pulser) för data att bli läst från datorminne. (sv) Latencia CAS (del inglés column access strobe latency) se refiere a la posición de la columna de memoria física en una matriz (constituida por columnas y filas) de condensadores usados en módulos de memoria dinámica de acceso aleatorio (DRAM). Así, la latencia CAS (CL) es el tiempo (en número de ciclos de reloj) que transcurre entre que el controlador de memoria envía una petición para leer una posición de memoria y el momento en que los datos son enviados a los pines de salida del módulo. (es) Le column address strobe (CAS, temps d'accès à une colonne) est un délai d'accès dans les étapes de la synchronisation de la mémoire vive d'un ordinateur. C'est un paramètre de la mémoire vive RAM. Il est composé de quatre informations et est noté par exemple, Cas 2.5 (2.5-8-4-4) ou bien Cas 5 (5-5-5-12). La synchronisation de la mémoire (timing en anglais) est une succession de cycles d'horloge nécessaires pour accéder à une donnée stockée en mémoire vive. Ainsi plus les valeurs du CAS sont basses, meilleure est la mémoire. (fr) CAS latency, CL (ang. column address strobe latency, opóźnienie bramkowania adresu kolumny) – czas utajenia (opóźnienie, czas dostępu), mierzony liczbą cykli zegara, jaki upływa między wysłaniem przez kontroler pamięci RAM żądania dostępu do określonej kolumny pamięci a otrzymaniem danych z tej kolumny przez kontroler. Większość producentów pamięci dynamicznych (DRAM) podaje parametr CAS latency w nazwie konkretnego modelu; niektórzy podają go bezpośrednio, np. CL15. (pl) |
| rdfs:label | CAS latence (cs) Column Address Strobe Latency (de) CAS latency (en) Latencia CAS (es) Column address strobe (fr) CAS latency (pl) Column Address Strobe Latency (sv) |
| owl:sameAs | freebase:CAS latency wikidata:CAS latency dbpedia-cs:CAS latency dbpedia-de:CAS latency dbpedia-es:CAS latency dbpedia-fr:CAS latency dbpedia-no:CAS latency dbpedia-pl:CAS latency dbpedia-sv:CAS latency https://global.dbpedia.org/id/BLPc |
| prov:wasDerivedFrom | wikipedia-en:CAS_latency?oldid=1112610468&ns=0 |
| foaf:isPrimaryTopicOf | wikipedia-en:CAS_latency |
| is dbo:wikiPageDisambiguates of | dbr:CAS dbr:CL dbr:Latency |
| is dbo:wikiPageRedirects of | dbr:CAS_Latency dbr:Cas_latency dbr:Common_access_strobe dbr:Memory_access_time |
| is dbo:wikiPageWikiLink of | dbr:MESI_protocol dbr:Mem_(computing) dbr:Memory_bandwidth dbr:DIMM dbr:CAS dbr:CAS_Latency dbr:Double_data_rate dbr:Dynamic_random-access_memory dbr:Memory_latency dbr:Memory_timings dbr:Cache_hierarchy dbr:Computer_data_storage dbr:TCL dbr:Nintendo_64_programming_characteristics dbr:GDDR4_SDRAM dbr:GameCube_technical_specifications dbr:3D_XPoint dbr:DDR2_SDRAM dbr:DDR3_SDRAM dbr:DDR4_SDRAM dbr:DDR_SDRAM dbr:Cas_latency dbr:Athlon_64 dbr:AMD_10h dbr:Random-access_memory dbr:CL dbr:CL2 dbr:Serial_presence_detect dbr:Synchronous_dynamic_random-access_memory dbr:Latency dbr:Common_access_strobe dbr:Memory_access_time |
| is foaf:primaryTopic of | wikipedia-en:CAS_latency |