Metastability (electronics) (original) (raw)
Metastabilität ist eine meist unerwünschte Eigenschaft in der Digitaltechnik, bei deren Auftreten in digitalen Schaltungsteilen wie Flipflops diese für eine gewisse Zeit in undefinierten Zwischenzuständen zwischen den stabilen Zuständen verharren. Bei der üblichen binären Digitaltechnik sind metastabile Zustände durch Spannungszustände zwischen den beiden stabilen Spannungsniveaus für logisch-0 und logisch-1 gekennzeichnet. Diese Zwischenzustände können bei Nichtbeachtung der Metastabilitat zu unvorhergesehenen Fehlern und Ausfällen führen.
| Property | Value |
|---|---|
| dbo:abstract | Metastabilität ist eine meist unerwünschte Eigenschaft in der Digitaltechnik, bei deren Auftreten in digitalen Schaltungsteilen wie Flipflops diese für eine gewisse Zeit in undefinierten Zwischenzuständen zwischen den stabilen Zuständen verharren. Bei der üblichen binären Digitaltechnik sind metastabile Zustände durch Spannungszustände zwischen den beiden stabilen Spannungsniveaus für logisch-0 und logisch-1 gekennzeichnet. Diese Zwischenzustände können bei Nichtbeachtung der Metastabilitat zu unvorhergesehenen Fehlern und Ausfällen führen. (de) In electronics, metastability is the ability of a digital electronic system to persist for an unbounded time in an unstable equilibrium or metastable state.In digital logic circuits, a digital signal is required to be within certain voltage or current limits to represent a '0' or '1' logic level for correct circuit operation; if the signal is within a forbidden intermediate range it may cause faulty behavior in logic gates the signal is applied to. In metastable states, the circuit may be unable to settle into a stable '0' or '1' logic level within the time required for proper circuit operation. As a result, the circuit can act in unpredictable ways, and may lead to a system failure, sometimes referred to as a "glitch". Metastability is an instance of the Buridan's ass paradox. Metastable states are inherent features of asynchronous digital systems, and of systems with more than one independent clock domain. In self-timed asynchronous systems, arbiters are designed to allow the system to proceed only after the metastability has resolved, so the metastability is a normal condition, not an error condition.In synchronous systems with asynchronous inputs, synchronizers are designed to make the probability of a synchronization failure acceptably small. Metastable states are avoidable in fully synchronous systems when the input setup and hold time requirements on flip-flops are satisfied. (en) In de digitale elektronica betekent metastabiel dat een flip-flop niet kan besluiten wat het moet doen met zijn ingangsignalen. (nl) Метастабільний стан в електроніці — можливість системи цифрової електроніки знаходитися в стані нестабільної рівноваги або метастабільному стані протягом необмеженого часу.У схемах цифрової логіки, необхідно аби цифровий сигнал знаходився в певних межах значень напруги і струму, аби коректно відображати '0' або '1' для коректного виконання операцій логіки на схемі; якщо сигнал знаходиться в межах недозволеного робочого діапазону він може викликати збій в роботі логічних елементів, до яких надходить такий сигнал. В метастабільних станах, електричний сигнал кола не може встановитися у стабільне значення '0' або '1' логічного рівня за період часу, що є необхідним для коректної роботи електричного кола. В результаті, ця схема може працювати в непередбачуваному режимі, і це може призвести до системної помилки, що іноді називають на технічному жаргоні "глюком". Метастабільність є прикладом Буріданового парадоксу. Метастабільні стани є особливістю, що притаманна асинхронним цифровим системам, і в системах, що мають більше ніж один незалежний синхросигнал з його відліком. У асинхронних системах з автоматичним таймером арбітри розроблені таким чином, що дозволяє системі тільки після того, як стан метастабільності було урегульовано, тому метастабільність є нормальним станом, а не помилкою.У синхронних системах із асинхронними входами, створюються синхронізатори, які зменшують імовірність відмови до прийнятно малої. Метастабільних станів можна повністю уникнути лише в повністю синхронних системах, коли виконуються умови інтервалів встановлення і утримування сигналів на входах тригерів. (uk) |
| dbo:thumbnail | wiki-commons:Special:FilePath/Metastability_D-Flipflops.svg?width=300 |
| dbo:wikiPageExternalLink | https://web.archive.org/web/20070125072758/http:/www.cadence.com/whitepapers/cdc_wp.pdf http://focus.ti.com/lit/an/scza004a/scza004a.pdf http://www.win.tue.nl/async-bib/ http://iangclark.net/metastability.html http://www.fpga-faq.org/FAQ_Pages/0017_Tell_me_about_metastables.htm http://www.eetimes.com/author.asp%3Fsection_id=36&doc_id=1320153 http://apt.cs.manchester.ac.uk/async/ http://focus.ti.com/lit/an/sdya006/sdya006.pdf http://www.altera.com/literature/wp/wp-01082-quartus-ii-metastability.pdf http://www.edn.com/design/systems-design/4333702/Crossing-the-abyss-asynchronous-signals-in-a-synchronous-world http://www.sigcon.com/Pubs/news/4_4.htm http://www.ece.rochester.edu/~albonesi/wced02/papers/nystrom.pdf http://www.sunburst-design.com/papers/CummingsSNUG2001SJ_AsyncClk.pdf https://web.archive.org/web/20160304080059/http:/blendics.com/wp-content/uploads/2014/09/Metastability-and-Fatal-System-Errors-rev-16-Sept-2013.pdf https://www.amazon.com/Application-Specific-Integrated-Circuits-Michael-Smith/dp/0321602757 http://citeseer.ist.psu.edu/681437.html |
| dbo:wikiPageID | 2277871 (xsd:integer) |
| dbo:wikiPageLength | 14291 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1119562647 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Electric_current dbr:Electronics dbr:Failure_mode dbr:Metastability dbr:SR_latch dbr:Voltage dbr:Analog-to-digital_converter dbr:Clock_skew dbr:Equilibrium_point dbr:Clock_signal dbr:Logic_level dbc:Digital_electronics dbr:Flip-flop_(electronics) dbr:Digital_electronics dbr:Digital_signal dbr:Synchronous_circuit dbr:Asynchronous_circuit dbc:Electrical_engineering dbr:Tri-state_logic dbr:Buridan's_ass dbr:Ground_bounce dbr:Self-clocking_signal dbr:Digital_logic dbr:Metastability_in_electronics dbr:State_space_(controls) dbr:Setup_time dbr:Clockless_CPU dbr:Digital_hardware dbr:File:4_Bit_Shift_Register_001.svg dbr:File:Metastability_D-Flipflops.svg dbr:File:SR-NOR-latch.png |
| dbp:cs1Dates | y (en) |
| dbp:date | May 2019 (en) |
| dbp:wikiPageUsesTemplate | dbt:Citation_needed dbt:Em dbt:Main dbt:Overline dbt:Reflist dbt:Short_description dbt:Sub dbt:Use_dmy_dates dbt:Digital_electronics |
| dcterms:subject | dbc:Digital_electronics dbc:Electrical_engineering |
| rdfs:comment | Metastabilität ist eine meist unerwünschte Eigenschaft in der Digitaltechnik, bei deren Auftreten in digitalen Schaltungsteilen wie Flipflops diese für eine gewisse Zeit in undefinierten Zwischenzuständen zwischen den stabilen Zuständen verharren. Bei der üblichen binären Digitaltechnik sind metastabile Zustände durch Spannungszustände zwischen den beiden stabilen Spannungsniveaus für logisch-0 und logisch-1 gekennzeichnet. Diese Zwischenzustände können bei Nichtbeachtung der Metastabilitat zu unvorhergesehenen Fehlern und Ausfällen führen. (de) In de digitale elektronica betekent metastabiel dat een flip-flop niet kan besluiten wat het moet doen met zijn ingangsignalen. (nl) In electronics, metastability is the ability of a digital electronic system to persist for an unbounded time in an unstable equilibrium or metastable state.In digital logic circuits, a digital signal is required to be within certain voltage or current limits to represent a '0' or '1' logic level for correct circuit operation; if the signal is within a forbidden intermediate range it may cause faulty behavior in logic gates the signal is applied to. In metastable states, the circuit may be unable to settle into a stable '0' or '1' logic level within the time required for proper circuit operation. As a result, the circuit can act in unpredictable ways, and may lead to a system failure, sometimes referred to as a "glitch". Metastability is an instance of the Buridan's ass paradox. (en) Метастабільний стан в електроніці — можливість системи цифрової електроніки знаходитися в стані нестабільної рівноваги або метастабільному стані протягом необмеженого часу.У схемах цифрової логіки, необхідно аби цифровий сигнал знаходився в певних межах значень напруги і струму, аби коректно відображати '0' або '1' для коректного виконання операцій логіки на схемі; якщо сигнал знаходиться в межах недозволеного робочого діапазону він може викликати збій в роботі логічних елементів, до яких надходить такий сигнал. В метастабільних станах, електричний сигнал кола не може встановитися у стабільне значення '0' або '1' логічного рівня за період часу, що є необхідним для коректної роботи електричного кола. В результаті, ця схема може працювати в непередбачуваному режимі, і це може призвести до с (uk) |
| rdfs:label | Metastabilität (digitale Schaltung) (de) Metastability (electronics) (en) Metastabiel (elektronica) (nl) Метастабільність (електроніка) (uk) |
| owl:sameAs | wikidata:Metastability (electronics) dbpedia-de:Metastability (electronics) dbpedia-he:Metastability (electronics) dbpedia-nl:Metastability (electronics) dbpedia-uk:Metastability (electronics) https://global.dbpedia.org/id/2HGZc |
| prov:wasDerivedFrom | wikipedia-en:Metastability_(electronics)?oldid=1119562647&ns=0 |
| foaf:depiction | wiki-commons:Special:FilePath/4_Bit_Shift_Register_001.svg wiki-commons:Special:FilePath/Metastability_D-Flipflops.svg wiki-commons:Special:FilePath/SR-NOR-latch.png |
| foaf:isPrimaryTopicOf | wikipedia-en:Metastability_(electronics) |
| is dbo:wikiPageRedirects of | dbr:Metastable_gate dbr:Metastability_in_electronics dbr:Clock_domain |
| is dbo:wikiPageWikiLink of | dbr:Incremental_encoder dbr:Clock_domain_crossing dbr:Actor_model dbr:Digital_electronics dbr:Boolean_circuit dbr:Field-programmable_gate_array dbr:Metastable_gate dbr:Race_condition dbr:System_on_a_chip dbr:Three-state_logic dbr:Metastability_in_electronics dbr:Clock_domain |
| is foaf:primaryTopic of | wikipedia-en:Metastability_(electronics) |
