Translation lookaside buffer (original) (raw)
Una memòria intermèdia de traducció anticipada (de l'anglès translation lookaside buffer normalment usat l'acrònim TLB) és una memòria cau que s'utilitza per reduir el temps necessari per accedir en una ubicació de memòria d'usuari. És una part de la unitat de gestió de memòria (MMU) del xip. La TLB emmagatzema les traduccions recents de memòria virtual a . Una TLB pot residir entre la CPU i la seva memòria cau, entre la CPU i la memòria principal o entre els diferents nivells de la memòria cau multi-nivell. La majoria de processadors, siguin de sobretaula, portàtils, o de servidors, inclouen una o més TLB en la maquinària de gestió de memòria. Són, a més, gairebé sempre presents en qualsevol processador que utilitzi memòria virtual paginada o segmentada.
| Property | Value |
|---|---|
| dbo:abstract | Una memòria intermèdia de traducció anticipada (de l'anglès translation lookaside buffer normalment usat l'acrònim TLB) és una memòria cau que s'utilitza per reduir el temps necessari per accedir en una ubicació de memòria d'usuari. És una part de la unitat de gestió de memòria (MMU) del xip. La TLB emmagatzema les traduccions recents de memòria virtual a . Una TLB pot residir entre la CPU i la seva memòria cau, entre la CPU i la memòria principal o entre els diferents nivells de la memòria cau multi-nivell. La majoria de processadors, siguin de sobretaula, portàtils, o de servidors, inclouen una o més TLB en la maquinària de gestió de memòria. Són, a més, gairebé sempre presents en qualsevol processador que utilitzi memòria virtual paginada o segmentada. (ca) مخزن الترجمة المؤقت (بالإنجليزية: Translation Lookaside Buffer) هو ذاكرة مخبأة تستخدم لتقليل الوقت اللازم لإجاد عناوين الذاكرة الفعلية، من خلال حفظ الترجمات الأخيرة من عناوين الذاكرة الافتراضية إلى عناوين الذاكرة الفعلية.إنه جزء من وحدة إدارة الذاكرة. قد يتواجد مخزن الترجمة المؤقت بين وحدة المعالجة المركزية وذاكرة التخزين المؤقت لوحدة المعالجة المركزية، أو بين ذاكرة التخزين المؤقت لوحدة المعالجة المركزية والذاكرة الرئيسية، أو بين المستويات المختلفة لذاكرة التخزين المؤقت متعددة المستويات. تشتمل غالبية معالجات الحاسوب المكتبي والحاسوب المحمول والخادوم على واحد أو أكثر من مخازن الترجمة المؤقتة في أجهزة إدارة الذاكرة، وهي موجودة بشكل شبه دائم في أي معالج يستخدم ذاكرة افتراضية مصفحة أو مقسمة. (ar) Translation Lookaside Buffer (TLB) je speciální hardwarová cache v procesoru, přesněji jeho MMU, která má za úkol urychlit a v některých architekturách vůbec umožnit překlad virtuálních adres na fyzické. TLB obsahuje taková mapování, která byla nedávno použita a u kterých je (tedy) předpoklad použití v bezprostřední budoucnosti. A pokud architektura nepodporuje zároveň i jiný hardwarový způsob překladu virtuálních adres, musí také obsahovat mapování nezbytně nutná pro běh operačního systému, typicky kód handlerů přerušení a data nutná pro jejich funkci. (cs) Der Begriff Übersetzungspuffer oder englisch Translation Lookaside Buffer (TLB, vgl. auch Cache) bezeichnet eine funktionale Einheit der Speicherverwaltung von selbst nachladenden Speicherverwaltungseinheiten (MMU). Wenn virtueller Speicher verwendet wird, muss zu den virtuellen Adressen die jeweils zugehörige physische Adresse ermittelt werden. Dabei wird die virtuelle oder logische Adresse beim x86 in meist drei Arbeitsschritten mit Hilfe der Segment- und der meist baumartig organisierten Seitentabelle zur physischen Adresse umgesetzt, andere Prozessoren (ARM, PowerPC, MIPS etc.) arbeiten ähnlich. Da diese Arbeitsschritte verhältnismäßig zeitintensiv sind, werden die zuletzt ermittelten Werte für die Adresse der physischen Speicherseite im TLB zwischengespeichert, wodurch erneute Zugriffe auf Adressen in dieser Seite nicht aufwändig neu ermittelt werden müssen, sondern aus dieser Liste entnommen werden können. Der TLB kann eine begrenzte Menge dieser Referenzen halten (üblicherweise nicht mehr als 1024 Einträge) und kann dadurch die Ausführung von Speicherzugriffen deutlich beschleunigen. Dies wird über assoziative Ordnungsregister realisiert, die parallele Zugriffe erlauben. Durch seinen Aufbau ist der TLB pro Eintrag vergleichsweise teuer gegenüber anderen flüchtigen Speichern wie z. B. RAM. (de) Un búfer de traducción anticipada o búfer de traducción adelantada, en inglés translation lookaside buffer (TLB), es una memoria caché administrada por la unidad de gestión de memoria (MMU), que contiene partes de la tabla de paginación, la cual relaciona las direcciones lógicas con las físicas. Posee un número fijo de entradas y se utiliza para obtener la traducción rápida de direcciones. Si no existe una entrada buscada, se deberá revisar la tabla de paginación y tardará varios ciclos más, sobre todo si la página que contiene la dirección buscada no está en memoria primaria (véase memoria virtual). Si en la tabla de paginación no se encuentra la dirección buscada, saltará una interrupción conocida como fallo de página. (es) Le translation lookaside buffer, ou TLB, est une mémoire cache du processeur utilisée par l'unité de gestion mémoire (MMU) dans le but d'accélérer la traduction des adresses virtuelles en adresses physiques. (fr) A translation lookaside buffer (TLB) is a memory cache that stores the recent translations of virtual memory to physical memory. It is used to reduce the time taken to access a user memory location. It can be called an address-translation cache. It is a part of the chip's memory-management unit (MMU). A TLB may reside between the CPU and the CPU cache, between CPU cache and the main memory or between the different levels of the multi-level cache. The majority of desktop, laptop, and server processors include one or more TLBs in the memory-management hardware, and it is nearly always present in any processor that utilizes paged or segmented virtual memory. The TLB is sometimes implemented as content-addressable memory (CAM). The CAM search key is the virtual address, and the search result is a physical address. If the requested address is present in the TLB, the CAM search yields a match quickly and the retrieved physical address can be used to access memory. This is called a TLB hit. If the requested address is not in the TLB, it is a miss, and the translation proceeds by looking up the page table in a process called a page walk. The page walk is time-consuming when compared to the processor speed, as it involves reading the contents of multiple memory locations and using them to compute the physical address. After the physical address is determined by the page walk, the virtual address to physical address mapping is entered into the TLB. The PowerPC 604, for example, has a two-way set-associative TLB for data loads and stores. Some processors have different instruction and data address TLBs. (en) トランスレーション・ルックアサイド・バッファ（英: Translation Lookaside Buffer、TLB）とは、メモリ管理ユニット内のある種のキャッシュであり、仮想アドレスから物理アドレスへの変換の高速化を図るものである。こんにちの仮想記憶をサポートするマイクロプロセッサは、仮想空間と物理空間のマッピングにTLBを利用しているのがほとんどである。 TLBは通常、連想メモリ (CAM) で実装されている。CPUがメモリ空間にアクセスする際、検索キーとして仮想アドレスを使い、TLB上にそのアドレスに対応するエントリがあれば、検索結果として対応する物理アドレスが返る。これを「TLBヒット」と呼ぶ。要求したアドレスがTLB内にない場合は「TLBミス」であり、アドレス変換のためにページテーブルを辿っていかなければならない。これを「ページウォーク」と呼ぶ。ページウォークは複数個所のメモリの内容を読み取り、そこから物理アドレスを計算しなければならず、時間がかかる作業である。ページウォークによって物理アドレスが判明した後、その仮想アドレスと物理アドレスのマッピングがTLBに格納される。 (ja) De translation look-aside buffer is een cache in de CPU dat gedeeltes van de page table bevat die omgezet worden van virtuele naar fysieke adressen. De TLB heeft een vast aantal ingangen en wordt gebruikt om de snelheid te verhogen van de virtuele adresomzetting (dankzij zijn SRAM-geheugen). Elke ingang in de TLB bestaat uit twee delen: een key (of tag) en een waarde. Als het associatieve geheugen een item krijgt, wordt dit met alle keys tegelijk vergeleken. Als het item wordt gevonden, wordt de bijhorende waarde teruggegeven. Zoeken naar items gaat hiermee snel, maar de hardware is duur (vandaar de kleine ruimte en dus het beperkte aantal items dat de TLB kan opslaan). Het aantal ingangen ligt meestal tussen de 64 en 1024 items. De TLB bevat een paar ingangen van de page table. Als een logisch adres wordt gegenereerd door de CPU, gaat het pagenummer naar de TLB. Als het pagenummer wordt gevonden, is het framenummer onmiddellijk beschikbaar om het geheugen te benaderen. Als het pagenummer niet in de TLB staat, wordt er verwezen naar de page table (dit noemen we een TLB-miss). Als het framenummer is opgehaald, wordt het geheugen benaderd (als het niet in de page table staat wordt er een page fault-exception afgevuurd). Daarna worden dat pagenummer en framenummer in de TLB geplaatst zodat ze sneller worden gevonden bij de volgende verwijzing. Als de TLB al vol is, vervangt het besturingssysteem een ingang. Het vervangingsbeleid varieert van least recently used (LRU), First in, fist out (FIFO), Clock policy (FIFO, waarbij pagina's in gebruik gespaard worden) tot random (afhankelijk van de implementatie in het besturingssysteem). Ook kunnen sommige TLB-ingangen vastgelegd worden zodat ze niet verwijderd kunnen worden, bijvoorbeeld voor kernelcode. Het percentage dat een pagenummer wordt gevonden in de TLB is de TLB-hitratio. Een hitratio van 70 procent betekent dat we het gewenste pagenummer 70 procent van de keren in de TLB terugvinden. Een hoge hitratio is cruciaal voor de snelle verwerking van gegevens. Het duurt immers veel langer om de juiste data terug te vinden bij een TLB-miss dan wanneer het direct beschikbaar is. (nl) 변환 색인 버퍼(Translation Lookaside Buffer, TLB)는 가상 메모리 주소를 물리적인 주소로 변환하는 속도를 높이기 위해 사용되는 캐시로, 약칭은 TLB이다. TLB는 최근에 일어난 가상 메모리 주소와 물리 주소의 변환 테이블을 저장하기 때문에 일종의 주소 변환 캐시라고 할 수 있다. TLB는 CPU와 CPU 캐시 사이, CPU 캐시와 메인 메모리 사이 등 여러 가지 다른 레벨의 캐시들 사이에서 주소를 변환하는데 사용할 수 있다. 현재 모든 데스크탑 및 서버용 프로세서는 하나 또는 그 이상의 TLB를 메모리 관리 하드웨어에 가지고 있다. 페이지 단위나 세그먼트 단위로 처리하는 가상 메모리를 사용하는 거의 모든 하드웨어는 TLB를 사용한다. CPU는 1차적으로 TLB에 접근하여 원하는 페이지가 존재하는지 탐색하고, TLB에 존재하지 않을 경우 MMU의 페이지 테이블을 참조한다. (ko) Il translation lookaside buffer (in acronimo TLB) è una memoria tampone che l'MMU usa per velocizzare la traduzione degli indirizzi virtuali. Il TLB possiede un numero fisso di elementi della tabella delle pagine, la quale viene usata per mappare gli indirizzi virtuali in indirizzi fisici. La memoria virtuale è lo spazio visto da un processo che può essere più grande della memoria fisica reale. Questo spazio è catalogato in pagine di dimensioni prefissate. Generalmente solo alcune pagine vengono caricate nella memoria fisica in zone dipendenti dalla politica di rimpiazzo pagine. La tabella delle pagine (generalmente caricata in memoria) tiene traccia di dove le pagine virtuali sono caricate nella memoria fisica. Il TLB è una cache della tabella della pagine, cioè solamente un sottoinsieme del suo contenuto viene memorizzato. (it) Translation lookaside buffer, TLB – bufor mikroprocesorowej pamięci typu pamięci podręcznej, który zawiera fragmenty tablicy stron pamięci głównej komputera (pamięci operacyjnej). TLB posiada stałą liczbę wpisów i służy do szybkiego odwzorowywania adresów logicznych pamięci wirtualnej na adresy pamięci fizycznej w komputerach stosujących stronicowanie pamięci. (pl) Бу́фер асоціати́вної трансля́ції (англ. Translation lookaside buffer, TLB) — це спеціалізований кеш центрального процесора, що використовується для прискорення трансляції адреси віртуальної пам'яті на адресу фізичної пам'яті. TLB використовується всіма сучасними процесорами з підтримкою сторінкової організації пам'яті. TLB містить фіксований набір записів (від 8 до 4096) і є асоціативної пам'яттю. Кожен запис містить відповідність адреси сторінки віртуальної пам'яті адресі фізичної пам'яті. Якщо адреса відсутня в TLB, процесор обходить таблиці сторінок і зберігає отриману адресу в TLB, що займає в 10-60 разів більше часу, ніж отримання адреси з запису, яка вже закешувалася TLB. Ймовірність промаху TLB невисока і складає в середньому від 0,01% до 1%. (uk) TLB (do inglês Translation Lookaside Buffer) é um dispositivo de hardware implementado a partir de uma pequena memória associativa que fica integrada na Unidade de Gerenciamento de Memória de um processador. Destina-se a facilitar a tradução de endereços lineares em endereços físicos, evitando a consulta à tabela de páginas localizada na memória. (pt) Буфер ассоциативной трансляции (англ. translation lookaside buffer, TLB) — это специализированный кэш центрального процессора, используемый для ускорения трансляции адреса виртуальной памяти в адрес физической памяти. (ru) 轉譯後備緩衝區（英語：Translation Lookaside Buffer，首字母縮略字：TLB），在中国大陆被翻译为页表缓存、转址旁路缓存，為CPU的一种缓存，由内存管理单元用於改進虛擬位址到實體位址的轉譯速度。目前所有的桌上型及伺服器型處理器（如 x86）皆使用TLB。TLB具有固定數目的空间槽，用于存放將虛擬地址映射至物理地址的分頁表条目。為典型的（content-addressable memory，首字母縮略字：CAM）。其搜尋鍵碼為虛擬記憶體位址，其搜尋結果為實體位址。如果請求的虚拟位址在TLB中存在，CAM 将给出一个非常快速的匹配结果，之後就可以使用得到的物理地址存取記憶體。如果請求的虚拟位址不在 TLB 中，就會使用分頁表进行虚实地址转换，而分頁表的存取速度比TLB慢很多。有些系统允许分頁表被交换到次級存储器，那么虚实地址转换可能要花非常长的时间。 (zh) |
| dbo:thumbnail | wiki-commons:Special:FilePath/Translation_Lookaside_Buffer.png?width=300 |
| dbo:wikiPageExternalLink | http://www.wipo.int/pctdb/en/wo.jsp%3Fwo=2007073624&IA=WO2007073624&DISPLAY=CLAIMS |
| dbo:wikiPageID | 528352 (xsd:integer) |
| dbo:wikiPageLength | 24220 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1118200862 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Cache_line dbr:Cache_miss dbr:Virtual_address_space dbr:PowerPC_604 dbc:Memory_management dbr:Control_register dbr:Meltdown_(security_vulnerability) dbr:Memory_management dbr:Modified_Harvard_architecture dbr:Content-addressable_memory dbr:Context_switch dbr:MIPS_architecture dbr:Skylake_(microarchitecture) dbr:Kernel_page-table_isolation dbr:Page_(computer_memory) dbr:Page_Size_Extension dbr:Page_fault dbr:CPU_cache dbc:Virtual_memory dbr:Thrashing_(computer_science) dbr:Westmere_(microarchitecture) dbr:AMD dbr:ARM_architecture dbc:Computer_memory dbr:DEC_Alpha dbr:Alpha_21264 dbr:Exception_handling dbr:Paging dbr:Central_processing_unit dbr:Harvard_architecture dbr:Itanium dbc:Central_processing_unit dbr:Physical_memory dbr:Instruction_set dbr:Intel dbr:Intel_80386 dbr:Intel_80486 dbr:Nehalem_(microarchitecture) dbr:Operating_system dbr:X86 dbr:Memory_management_unit dbr:Secure_Virtual_Machine dbr:Memory_segmentation dbr:Virtual_memory dbr:Physical_address dbr:Intel_64 dbr:Page_table dbr:PALcode dbr:Single_address_space_operating_system dbr:Working_set dbr:Set-associative dbr:SPARC_V9 dbr:Main_memory dbr:Intel_Pentium_Pro dbr:Segment_(memory) dbr:Primary_storage dbr:TLB_thrashing dbr:File:Steps_In_a_Translation_Lookaside_Buffer.png dbr:File:Translation_Lookaside_Buffer.png |
| dbp:?_ | yes (en) |
| dbp:date | August 2018 (en) |
| dbp:reason | Does this still hold after 10 years? (en) |
| dbp:wikiPageUsesTemplate | dbt:Anchor dbt:Authority_control dbt:By_whom dbt:CPU_technologies dbt:Refbegin dbt:Refend dbt:Reflist dbt:See_also dbt:Short_description dbt:Update_inline dbt:Use_dmy_dates dbt:When dbt:Memory_management |
| dct:subject | dbc:Memory_management dbc:Virtual_memory dbc:Computer_memory dbc:Central_processing_unit |
| gold:hypernym | dbr:Cache |
| rdf:type | owl:Thing dbo:Software yago:WikicatMicroprocessors yago:Artifact100021939 yago:Chip103020034 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 yago:SemiconductorDevice104171831 yago:Whole100003553 |
| rdfs:comment | Una memòria intermèdia de traducció anticipada (de l'anglès translation lookaside buffer normalment usat l'acrònim TLB) és una memòria cau que s'utilitza per reduir el temps necessari per accedir en una ubicació de memòria d'usuari. És una part de la unitat de gestió de memòria (MMU) del xip. La TLB emmagatzema les traduccions recents de memòria virtual a . Una TLB pot residir entre la CPU i la seva memòria cau, entre la CPU i la memòria principal o entre els diferents nivells de la memòria cau multi-nivell. La majoria de processadors, siguin de sobretaula, portàtils, o de servidors, inclouen una o més TLB en la maquinària de gestió de memòria. Són, a més, gairebé sempre presents en qualsevol processador que utilitzi memòria virtual paginada o segmentada. (ca) مخزن الترجمة المؤقت (بالإنجليزية: Translation Lookaside Buffer) هو ذاكرة مخبأة تستخدم لتقليل الوقت اللازم لإجاد عناوين الذاكرة الفعلية، من خلال حفظ الترجمات الأخيرة من عناوين الذاكرة الافتراضية إلى عناوين الذاكرة الفعلية.إنه جزء من وحدة إدارة الذاكرة. قد يتواجد مخزن الترجمة المؤقت بين وحدة المعالجة المركزية وذاكرة التخزين المؤقت لوحدة المعالجة المركزية، أو بين ذاكرة التخزين المؤقت لوحدة المعالجة المركزية والذاكرة الرئيسية، أو بين المستويات المختلفة لذاكرة التخزين المؤقت متعددة المستويات. تشتمل غالبية معالجات الحاسوب المكتبي والحاسوب المحمول والخادوم على واحد أو أكثر من مخازن الترجمة المؤقتة في أجهزة إدارة الذاكرة، وهي موجودة بشكل شبه دائم في أي معالج يستخدم ذاكرة افتراضية مصفحة أو مقسمة. (ar) Translation Lookaside Buffer (TLB) je speciální hardwarová cache v procesoru, přesněji jeho MMU, která má za úkol urychlit a v některých architekturách vůbec umožnit překlad virtuálních adres na fyzické. TLB obsahuje taková mapování, která byla nedávno použita a u kterých je (tedy) předpoklad použití v bezprostřední budoucnosti. A pokud architektura nepodporuje zároveň i jiný hardwarový způsob překladu virtuálních adres, musí také obsahovat mapování nezbytně nutná pro běh operačního systému, typicky kód handlerů přerušení a data nutná pro jejich funkci. (cs) Un búfer de traducción anticipada o búfer de traducción adelantada, en inglés translation lookaside buffer (TLB), es una memoria caché administrada por la unidad de gestión de memoria (MMU), que contiene partes de la tabla de paginación, la cual relaciona las direcciones lógicas con las físicas. Posee un número fijo de entradas y se utiliza para obtener la traducción rápida de direcciones. Si no existe una entrada buscada, se deberá revisar la tabla de paginación y tardará varios ciclos más, sobre todo si la página que contiene la dirección buscada no está en memoria primaria (véase memoria virtual). Si en la tabla de paginación no se encuentra la dirección buscada, saltará una interrupción conocida como fallo de página. (es) Le translation lookaside buffer, ou TLB, est une mémoire cache du processeur utilisée par l'unité de gestion mémoire (MMU) dans le but d'accélérer la traduction des adresses virtuelles en adresses physiques. (fr) トランスレーション・ルックアサイド・バッファ（英: Translation Lookaside Buffer、TLB）とは、メモリ管理ユニット内のある種のキャッシュであり、仮想アドレスから物理アドレスへの変換の高速化を図るものである。こんにちの仮想記憶をサポートするマイクロプロセッサは、仮想空間と物理空間のマッピングにTLBを利用しているのがほとんどである。 TLBは通常、連想メモリ (CAM) で実装されている。CPUがメモリ空間にアクセスする際、検索キーとして仮想アドレスを使い、TLB上にそのアドレスに対応するエントリがあれば、検索結果として対応する物理アドレスが返る。これを「TLBヒット」と呼ぶ。要求したアドレスがTLB内にない場合は「TLBミス」であり、アドレス変換のためにページテーブルを辿っていかなければならない。これを「ページウォーク」と呼ぶ。ページウォークは複数個所のメモリの内容を読み取り、そこから物理アドレスを計算しなければならず、時間がかかる作業である。ページウォークによって物理アドレスが判明した後、その仮想アドレスと物理アドレスのマッピングがTLBに格納される。 (ja) 변환 색인 버퍼(Translation Lookaside Buffer, TLB)는 가상 메모리 주소를 물리적인 주소로 변환하는 속도를 높이기 위해 사용되는 캐시로, 약칭은 TLB이다. TLB는 최근에 일어난 가상 메모리 주소와 물리 주소의 변환 테이블을 저장하기 때문에 일종의 주소 변환 캐시라고 할 수 있다. TLB는 CPU와 CPU 캐시 사이, CPU 캐시와 메인 메모리 사이 등 여러 가지 다른 레벨의 캐시들 사이에서 주소를 변환하는데 사용할 수 있다. 현재 모든 데스크탑 및 서버용 프로세서는 하나 또는 그 이상의 TLB를 메모리 관리 하드웨어에 가지고 있다. 페이지 단위나 세그먼트 단위로 처리하는 가상 메모리를 사용하는 거의 모든 하드웨어는 TLB를 사용한다. CPU는 1차적으로 TLB에 접근하여 원하는 페이지가 존재하는지 탐색하고, TLB에 존재하지 않을 경우 MMU의 페이지 테이블을 참조한다. (ko) Translation lookaside buffer, TLB – bufor mikroprocesorowej pamięci typu pamięci podręcznej, który zawiera fragmenty tablicy stron pamięci głównej komputera (pamięci operacyjnej). TLB posiada stałą liczbę wpisów i służy do szybkiego odwzorowywania adresów logicznych pamięci wirtualnej na adresy pamięci fizycznej w komputerach stosujących stronicowanie pamięci. (pl) Бу́фер асоціати́вної трансля́ції (англ. Translation lookaside buffer, TLB) — це спеціалізований кеш центрального процесора, що використовується для прискорення трансляції адреси віртуальної пам'яті на адресу фізичної пам'яті. TLB використовується всіма сучасними процесорами з підтримкою сторінкової організації пам'яті. TLB містить фіксований набір записів (від 8 до 4096) і є асоціативної пам'яттю. Кожен запис містить відповідність адреси сторінки віртуальної пам'яті адресі фізичної пам'яті. Якщо адреса відсутня в TLB, процесор обходить таблиці сторінок і зберігає отриману адресу в TLB, що займає в 10-60 разів більше часу, ніж отримання адреси з запису, яка вже закешувалася TLB. Ймовірність промаху TLB невисока і складає в середньому від 0,01% до 1%. (uk) TLB (do inglês Translation Lookaside Buffer) é um dispositivo de hardware implementado a partir de uma pequena memória associativa que fica integrada na Unidade de Gerenciamento de Memória de um processador. Destina-se a facilitar a tradução de endereços lineares em endereços físicos, evitando a consulta à tabela de páginas localizada na memória. (pt) Буфер ассоциативной трансляции (англ. translation lookaside buffer, TLB) — это специализированный кэш центрального процессора, используемый для ускорения трансляции адреса виртуальной памяти в адрес физической памяти. (ru) 轉譯後備緩衝區（英語：Translation Lookaside Buffer，首字母縮略字：TLB），在中国大陆被翻译为页表缓存、转址旁路缓存，為CPU的一种缓存，由内存管理单元用於改進虛擬位址到實體位址的轉譯速度。目前所有的桌上型及伺服器型處理器（如 x86）皆使用TLB。TLB具有固定數目的空间槽，用于存放將虛擬地址映射至物理地址的分頁表条目。為典型的（content-addressable memory，首字母縮略字：CAM）。其搜尋鍵碼為虛擬記憶體位址，其搜尋結果為實體位址。如果請求的虚拟位址在TLB中存在，CAM 将给出一个非常快速的匹配结果，之後就可以使用得到的物理地址存取記憶體。如果請求的虚拟位址不在 TLB 中，就會使用分頁表进行虚实地址转换，而分頁表的存取速度比TLB慢很多。有些系统允许分頁表被交换到次級存储器，那么虚实地址转换可能要花非常长的时间。 (zh) Der Begriff Übersetzungspuffer oder englisch Translation Lookaside Buffer (TLB, vgl. auch Cache) bezeichnet eine funktionale Einheit der Speicherverwaltung von selbst nachladenden Speicherverwaltungseinheiten (MMU). (de) A translation lookaside buffer (TLB) is a memory cache that stores the recent translations of virtual memory to physical memory. It is used to reduce the time taken to access a user memory location. It can be called an address-translation cache. It is a part of the chip's memory-management unit (MMU). A TLB may reside between the CPU and the CPU cache, between CPU cache and the main memory or between the different levels of the multi-level cache. The majority of desktop, laptop, and server processors include one or more TLBs in the memory-management hardware, and it is nearly always present in any processor that utilizes paged or segmented virtual memory. (en) Il translation lookaside buffer (in acronimo TLB) è una memoria tampone che l'MMU usa per velocizzare la traduzione degli indirizzi virtuali. Il TLB possiede un numero fisso di elementi della tabella delle pagine, la quale viene usata per mappare gli indirizzi virtuali in indirizzi fisici. La memoria virtuale è lo spazio visto da un processo che può essere più grande della memoria fisica reale. Questo spazio è catalogato in pagine di dimensioni prefissate. Generalmente solo alcune pagine vengono caricate nella memoria fisica in zone dipendenti dalla politica di rimpiazzo pagine. La tabella delle pagine (generalmente caricata in memoria) tiene traccia di dove le pagine virtuali sono caricate nella memoria fisica. Il TLB è una cache della tabella della pagine, cioè solamente un sottoinsieme (it) De translation look-aside buffer is een cache in de CPU dat gedeeltes van de page table bevat die omgezet worden van virtuele naar fysieke adressen. De TLB heeft een vast aantal ingangen en wordt gebruikt om de snelheid te verhogen van de virtuele adresomzetting (dankzij zijn SRAM-geheugen). De TLB bevat een paar ingangen van de page table. Als een logisch adres wordt gegenereerd door de CPU, gaat het pagenummer naar de TLB. Als het pagenummer wordt gevonden, is het framenummer onmiddellijk beschikbaar om het geheugen te benaderen. (nl) |
| rdfs:label | مخزن الترجمة المؤقت (ar) Memòria intermèdia de traducció anticipada (ca) Translation Lookaside Buffer (cs) Translation Lookaside Buffer (de) Translation Lookaside Buffer (es) Translation lookaside buffer (fr) Translation Lookaside Buffer (it) 변환 색인 버퍼 (ko) Translation look-aside buffer (nl) トランスレーション・ルックアサイド・バッファ (ja) Translation lookaside buffer (pl) Буфер ассоциативной трансляции (ru) Translation lookaside buffer (en) Translation lookaside buffer (pt) Буфер асоціативної трансляції (uk) 轉譯後備緩衝區 (zh) |
| rdfs:seeAlso | dbr:CPU_cache |
| owl:sameAs | freebase:Translation lookaside buffer yago-res:Translation lookaside buffer http://d-nb.info/gnd/4620645-0 wikidata:Translation lookaside buffer dbpedia-ar:Translation lookaside buffer dbpedia-ca:Translation lookaside buffer dbpedia-cs:Translation lookaside buffer dbpedia-de:Translation lookaside buffer dbpedia-es:Translation lookaside buffer dbpedia-fa:Translation lookaside buffer dbpedia-fr:Translation lookaside buffer dbpedia-hr:Translation lookaside buffer dbpedia-it:Translation lookaside buffer dbpedia-ja:Translation lookaside buffer dbpedia-ko:Translation lookaside buffer http://mn.dbpedia.org/resource/Translation_lookaside_buffer dbpedia-nl:Translation lookaside buffer dbpedia-pl:Translation lookaside buffer dbpedia-pt:Translation lookaside buffer dbpedia-ru:Translation lookaside buffer dbpedia-sr:Translation lookaside buffer dbpedia-tr:Translation lookaside buffer dbpedia-uk:Translation lookaside buffer dbpedia-zh:Translation lookaside buffer https://global.dbpedia.org/id/8zM2 |
| prov:wasDerivedFrom | wikipedia-en:Translation_lookaside_buffer?oldid=1118200862&ns=0 |
| foaf:depiction | wiki-commons:Special:FilePath/Steps_In_a_Translation_Lookaside_Buffer.png wiki-commons:Special:FilePath/Translation_Lookaside_Buffer.png |
| foaf:isPrimaryTopicOf | wikipedia-en:Translation_lookaside_buffer |
| is dbo:wikiPageDisambiguates of | dbr:TLB |
| is dbo:wikiPageRedirects of | dbr:Process-context_identifier dbr:Process_context_identifier dbr:Process_context_identifiers dbr:Translation_Lookaside_Buffer dbr:Address_space_number dbr:Speculative_translation_lookaside_buffer dbr:DTLB dbr:Secondary_translation_lookaside_buffer dbr:Translation-Lookaside_Buffer dbr:Translation-lookaside_buffer dbr:Translation_look-aside_buffer dbr:Address_Translation_Registers dbr:ITLB dbr:TLB_flush |
| is dbo:wikiPageWikiLink of | dbr:PowerPC dbr:Sandy_Bridge dbr:NX_bit dbr:Memory_protection dbr:OpenRISC_1200 dbr:Basic_Linear_Algebra_Subprograms dbr:Intel_5-level_paging dbr:Inter-processor_interrupt dbr:Pentium dbr:Power10 dbr:Meltdown_(security_vulnerability) dbr:R2000_microprocessor dbr:R3000 dbr:R4200 dbr:Clipper_architecture dbr:Emotion_Engine dbr:Goldmont_Plus dbr:Multithreading_(computer_architecture) dbr:Content-addressable_memory dbr:Context_switch dbr:The_Tech_Report dbr:Process-context_identifier dbr:Process_context_identifier dbr:Process_context_identifiers dbr:Translation_Lookaside_Buffer dbr:MIPS_architecture_processors dbr:Machine_Check_Architecture dbr:Magic_SysRq_key dbr:Cache_(computing) dbr:StrongARM dbr:Kernel_page-table_isolation dbr:Page_(computer_memory) dbr:Page_Size_Extension dbr:Piledriver_(microarchitecture) dbr:TLB dbr:System_resource dbr:CPU_cache dbr:Thrashing_(computer_science) dbr:Loadable_kernel_module dbr:R8000 dbr:Address_space_number dbr:DEC_Alpha dbr:Data_structure_alignment dbr:Alpha_21064 dbr:Fragmentation_(computing) dbr:Central_processing_unit dbr:List_of_Linux-supported_computer_architectures dbr:Read-copy-update dbr:Hash_table dbr:Haswell_(microarchitecture) dbr:Athlon dbr:Athlon_64 dbr:Ivy_Bridge_(microarchitecture) dbr:Cray_XMT dbr:Test_register dbr:AMD_10h dbr:AMD_Am29000 dbr:AMD_Phenom dbr:Alchemy_(microarchitecture) dbr:Sunny_Cove_(microarchitecture) dbr:Thread_(computing) dbr:Zen_(microarchitecture) dbr:Spectre_(security_vulnerability) dbr:Speculative_translation_lookaside_buffer dbr:Classic_RISC_pipeline dbr:DTLB dbr:IBM_ROMP dbr:IBM_System/390 dbr:Intel_Core dbr:Intel_Core_(microarchitecture) dbr:Nehalem_(microarchitecture) dbr:Secondary_translation_lookaside_buffer dbr:X86_instruction_listings dbr:Long_mode dbr:Memory-level_parallelism dbr:Memory_management_unit dbr:Model-specific_register dbr:Second_Level_Address_Translation dbr:Exokernel dbr:PlayStation_Portable_hardware dbr:NEC_V60 dbr:Page_table dbr:SPARC64_V dbr:R4000 dbr:PA-8000 dbr:PALcode dbr:POWER1 dbr:POWER2 dbr:Single_address_space_operating_system dbr:Working_set dbr:V-11 dbr:Translation-Lookaside_Buffer dbr:Translation-lookaside_buffer dbr:Translation_look-aside_buffer dbr:Address_Translation_Registers dbr:ITLB dbr:TLB_flush |
| is foaf:primaryTopic of | wikipedia-en:Translation_lookaside_buffer |
