Clock skew (original) (raw)
Sesgo de reloj hace referencia a la desviación (sesgo) producida en dispositivos de medida del tiempo. Este concepto se usa en electrónica y en consecuencia, también en computadoras.
| Property | Value |
|---|---|
| dbo:abstract | Clock skew (sometimes called timing skew) is a phenomenon in synchronous digital circuit systems (such as computer systems) in which the same sourced clock signal arrives at different components at different times due to gate or, in more advanced semiconductor technology, wire signal propagation delay. The instantaneous difference between the readings of any two clocks is called their skew. The operation of most digital circuits is synchronized by a periodic signal known as a "clock" that dictates the sequence and pacing of the devices on the circuit. This clock is distributed from a single source to all the memory elements of the circuit, which for example could be registers or flip-flops. In a circuit using edge-triggered registers, when the clock edge or tick arrives at a register, the register transfers the register input to the register output, and these new output values flow through combinational logic to provide the values at register inputs for the next clock tick. Ideally, the input to each memory element reaches its final value in time for the next clock tick so that the behavior of the whole circuit can be predicted exactly. The maximum speed at which a system can run must account for the variance that occurs between the various elements of a circuit due to differences in physical composition, temperature, and path length. In a synchronous circuit, two registers, or flip-flops, are said to be "sequentially adjacent" if a logic path connects them. Given two sequentially adjacent registers Ri and Rj with clock arrival times at the source and destination register clock pins equal to TCi and TCj respectively, clock skew can be defined as: Tskew i, j = TCi − TCj. (en) Der Taktversatz (engl. clock skew) ist ein Phänomen synchroner Schaltkreise und synchronen Datenübertragungsverfahren. Er beschreibt die Zeitdifferenz zwischen dem Eintreffen einer Taktflanke am ersten zu betrachtenden Element (z. B. einem Flipflop) und dem Zeitpunkt des Eintreffens an einem zweiten Element. Je nach Auswahl kann dabei der Taktversatz positive oder negative Werte annehmen, die betragsmäßig größte Differenz beschreibt eine Grenze für die obere Taktfrequenz. Im Idealfall ist der Taktversatz null, was physikalisch nicht machbar ist. Bei realen synchronen Schaltkreisen liegt der Betrag des Taktversatz je nach Technologie im Bereich einiger 10 ns und kann durch besondere Maßnahmen bis auf einige Pikosekunden reduziert werden. Zur Minimierung wird das Taktsignal in synchronen Digitalschaltungen in eigenen verteilt, die in der Struktur wie ein H-Baum aufgebaut sein können. Weitere Möglichkeiten stellen Delay-Locked Loops dar, welche eine gezielte Phasenverschiebung im Taktsignal für bestimmte Schaltungsbereiche erlauben. (de) Sesgo de reloj hace referencia a la desviación (sesgo) producida en dispositivos de medida del tiempo. Este concepto se usa en electrónica y en consecuencia, también en computadoras. (es) クロックスキュー（英: Clock skew）とは、クロック同期型の電子回路において、クロック回路から送られるクロック信号が、回路の異なる部分に異なったタイミングで到着する現象である。この現象は、中間経路に存在する回路、容量性カップリング、材料的な欠陥、クロックに対する入力容量などの様々な要因から発生しうる。クロックの周波数が高まると、タイミングはより重要になり、回路の正常動作に許容される到着時間の変動幅は小さくなる。スキューには、負のスキューと正のスキューの二種類がある。正のスキューはクロックがあるレジスタが別のレジスタに対してデータを送る際、受信側より先に送信側にクロックが到着するケースで、負のスキューはその逆である。 (ja) 时钟偏移（英語：clock skew）或称时钟偏斜，是指时钟信号到达数字电路各个部分所用时间的差异。对于大多数数字集成电路系统，例如计算机系统，各种信号都是根据系统定時器訊號的时钟频率进行同步的，这样这些信号就能在相同的步调上工作。最理想的情况是，输入信号在下一个时钟的有效电平或者信号边缘带来之前，切换并在其正确的逻辑电平上保持稳定，从而使整个电路系统的行为合乎预设。在一个完整的电路系统中，不同电子器件的速度可能有着大小不一的差距，因此系统存在一个最大的运行频率。实际上，信号可能無法准确地在理想的信号边缘到来之前的瞬间保持在其正确的信号值上，它保持稳定所需的时间于理想情况有一定的偏移，这种偏移就是时钟偏移。除了上面这种情况，还有其他多种原因可以导致时钟偏移的现象。 (zh) |
| dbo:wikiPageExternalLink | http://www.eecs.wsu.edu/~ee587/reference_reading/Friedman_2.pdf%7Cdoi=10.1109/5.929649%7Cciteseerx=10.1.1.7.7824%7Caccess-date=2017-01-09%7Carchive-url=https:/web.archive.org/web/20150601220000/http:/www.eecs.wsu.edu/~ee587/reference_reading/Friedman_2.pdf%7Carchive-date=2015-06-01%7Curl-status=dead https://archive.org/details/clockdistributio00ebyg |
| dbo:wikiPageID | 1823104 (xsd:integer) |
| dbo:wikiPageLength | 14578 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1106907299 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Electronic_component dbr:Proceedings_of_the_IEEE dbr:Upper_and_lower_bounds dbr:Internet dbr:Combinational_logic dbr:Computer dbr:Linear_Programming dbr:Clock_drift dbr:Clock_signal dbr:Hardware_register dbr:Phase_(waves) dbc:Electrical_parameters dbr:USB dbr:Game_server dbr:Flip-flop_(electronics) dbr:Digital_buffer dbr:Digital_electronics dbr:File:Long_and_Shift_Path2.pdf dbr:File:Long_and_Shift_Path_Skewed2.pdf dbr:Synchronous_circuit dbr:Semiconductor_device_fabrication dbr:Jitter dbc:Clock_signal dbr:Network_Time_Protocol dbr:Capacitive_coupling dbr:Serial_Attached_SCSI dbr:Skewness dbr:Timestamp dbr:IEEE_Journal_of_Solid-State_Circuits dbr:Signal_propagation_delay dbr:SCSI dbr:Setup_time dbr:First_derivative dbr:Periodic_signal |
| dbp:wikiPageUsesTemplate | dbt:= dbt:Cite_book dbt:Cite_journal dbt:Fact dbt:Math dbt:Reflist |
| dct:subject | dbc:Electrical_parameters dbc:Clock_signal |
| rdfs:comment | Sesgo de reloj hace referencia a la desviación (sesgo) producida en dispositivos de medida del tiempo. Este concepto se usa en electrónica y en consecuencia, también en computadoras. (es) クロックスキュー（英: Clock skew）とは、クロック同期型の電子回路において、クロック回路から送られるクロック信号が、回路の異なる部分に異なったタイミングで到着する現象である。この現象は、中間経路に存在する回路、容量性カップリング、材料的な欠陥、クロックに対する入力容量などの様々な要因から発生しうる。クロックの周波数が高まると、タイミングはより重要になり、回路の正常動作に許容される到着時間の変動幅は小さくなる。スキューには、負のスキューと正のスキューの二種類がある。正のスキューはクロックがあるレジスタが別のレジスタに対してデータを送る際、受信側より先に送信側にクロックが到着するケースで、負のスキューはその逆である。 (ja) 时钟偏移（英語：clock skew）或称时钟偏斜，是指时钟信号到达数字电路各个部分所用时间的差异。对于大多数数字集成电路系统，例如计算机系统，各种信号都是根据系统定時器訊號的时钟频率进行同步的，这样这些信号就能在相同的步调上工作。最理想的情况是，输入信号在下一个时钟的有效电平或者信号边缘带来之前，切换并在其正确的逻辑电平上保持稳定，从而使整个电路系统的行为合乎预设。在一个完整的电路系统中，不同电子器件的速度可能有着大小不一的差距，因此系统存在一个最大的运行频率。实际上，信号可能無法准确地在理想的信号边缘到来之前的瞬间保持在其正确的信号值上，它保持稳定所需的时间于理想情况有一定的偏移，这种偏移就是时钟偏移。除了上面这种情况，还有其他多种原因可以导致时钟偏移的现象。 (zh) Der Taktversatz (engl. clock skew) ist ein Phänomen synchroner Schaltkreise und synchronen Datenübertragungsverfahren. Er beschreibt die Zeitdifferenz zwischen dem Eintreffen einer Taktflanke am ersten zu betrachtenden Element (z. B. einem Flipflop) und dem Zeitpunkt des Eintreffens an einem zweiten Element. (de) Clock skew (sometimes called timing skew) is a phenomenon in synchronous digital circuit systems (such as computer systems) in which the same sourced clock signal arrives at different components at different times due to gate or, in more advanced semiconductor technology, wire signal propagation delay. The instantaneous difference between the readings of any two clocks is called their skew. (en) |
| rdfs:label | Taktversatz (de) Clock skew (en) Sesgo de reloj (es) クロックスキュー (ja) 时钟偏移 (zh) |
| owl:sameAs | freebase:Clock skew yago-res:Clock skew wikidata:Clock skew dbpedia-de:Clock skew dbpedia-es:Clock skew dbpedia-ja:Clock skew dbpedia-zh:Clock skew https://global.dbpedia.org/id/44p13 |
| prov:wasDerivedFrom | wikipedia-en:Clock_skew?oldid=1106907299&ns=0 |
| foaf:isPrimaryTopicOf | wikipedia-en:Clock_skew |
| is dbo:wikiPageDisambiguates of | dbr:Skew |
| is dbo:wikiPageRedirects of | dbr:Clock_shear dbr:Timing_skew |
| is dbo:wikiPageWikiLink of | dbr:CalDriCon dbr:Metastability_(electronics) dbr:Device_fingerprint dbr:Clock_domain_crossing dbr:Clock_drift dbr:Clock_signal dbr:Clock_synchronization dbr:Comparison_of_EDA_software dbr:Parallel_communication dbr:Spread_spectrum dbr:Time-based_one-time_password dbr:Logic_block dbr:Ntpd dbr:PCI_Express dbr:Digital_clock_manager dbr:Asynchronous_circuit dbr:Azuro dbr:Field-programmable_gate_array dbr:Seymour_Cray dbr:Public_key_certificate dbr:Serial_Attached_SCSI dbr:Static_timing_analysis dbr:Serial_communication dbr:Skew dbr:Transition-minimized_differential_signaling dbr:Timing_failure dbr:Very_Large_Scale_Integration dbr:SCSI dbr:Clock_shear dbr:Timing_skew |
| is foaf:primaryTopic of | wikipedia-en:Clock_skew |