CMOS integrated circuits - Weblio 英和・和英辞典 (original) (raw)
例文
To apply a sufficient stress voltage to transistors of CMOS analog circuits in a semiconductor integrated circuit in which CMOS digital circuits and the CMOS analog circuits coexist.例文帳に追加
ＣＭＯＳデジタル回路とＣＭＯＳアナログ回路とが混在する半導体集積回路において、ＣＭＯＳアナログ回路のトランジスタにも十分なストレス電圧を印加する。 - 特許庁
In step S1, a CMOS integrated circuit is extracted as a reference IC from a group of CMOS integrated circuits to be selected (selected IC group), and the reference IC is excluded from the selected IC group.例文帳に追加
ステップＳ１では、選別されるＣＭＯＳ集積回路のグループ（被選別ＩＣ群）から１個のＣＭＯＳ集積回路を抽出して基準ＩＣとし、この基準ＩＣを被選別ＩＣ群から外す。 - 特許庁
To reduce current consumption at the time of standby in a semiconductor integrated circuit M using a plurality of CMOS circuits Ci using minute MOS transistors.例文帳に追加
微細ＭＯＳトランジスタを用いた複数のＣＭＯＳ回路Ｃｉを用いた半導体集積回路Ｍにおいて待機時の消費電流を低減する。 - 特許庁
To provide a semiconductor device which includes two stages or more of highly-integrated fast CMOS inverter coupling circuits using SGTs.例文帳に追加
ＳＧＴを用いた高集積で高速な少なくとも２段以上のＣＭＯＳインバータ結合回路からなる半導体装置を提供する。 - 特許庁
To provide a CMOS semiconductor integrated circuit, wherein the pattern of the periphery portion of the chip has been improved and the physical size of a chip has been reduced, with reference to the CMOS semiconductor integrated circuit having an output protection area in the periphery portion and an output protection pattern disposed by a guard ring between the protection area and internal circuits.例文帳に追加
チップの外周部に出力保護領域を有し、内部回路との間にガードリングによる出力保護パターンが設けられたＣＭＯＳ半導体集積回路において、周辺部のパターンを改善し、チップサイズを縮小したＣＭＯＳ集積回路を提供する。 - 特許庁
To activate circuits being in a stop state, in a short period of time while preventing malfunction of circuits being in an operating state, with respect to a CMOS integrated circuit to which MTCMOS technology is applied.例文帳に追加
ＭＴＣＭＯＳ技術が適用されるＣＭＯＳ集積回路において、動作状態にある回路が誤動作することを防止しながら、停止状態にある回路を短時間で起動する。 - 特許庁
例文
To provide a semiconductor device which reduces the MOS transistor's characteristic variations caused by the impact ionization phenomenon found in the high-accuracy power management semiconductor device or analog semiconductor device with integrated MOS transistors such as CMOS semiconductor integrated circuits, and assures stable electrical characteristics.例文帳に追加
CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置におけるインパクトイオン化現象によるMOSトランジスタの特性変動を低減し、安定した電気的特性を得ることを特徴とする半導体装置を提供することを目的とする。 - 特許庁