weblio英語例文検索 (original) (raw)
tr-1の部分一致の例文一覧と使い方
該当件数 : 251件
例文
Meanwhile, the negative voltage NMOS Tr 50 is formed as a TFT on the first interlayer insulating film 11 of a peripheral region.例文帳に追加
一方、負電圧NMOSTr50は、周辺領域の第1の層間絶縁膜11上にTFTとして形成されている。 - 特許庁
Tr.8 which next starts pronunciation occupies next empty Ch.2 since Ch.1 is occupied.例文帳に追加
次に発音を開始するＴｒ．８は、Ｃｈ．１に空きがないので、次に空いているＣｈ．２を占有する。 - 特許庁
The body voltage control means 102 includes a 1st transistor(TR) Q1 with a terminal 1-8 for electric coupling with a logic circuit and the TR Q1 has a body connecting point 112 connected electrically to the input control signal SL1 to reduce a threshold voltage of the TR Q1 when the TR Q1 is active.例文帳に追加
ボディ電圧制御段は、論理回路に電気的に結合するための端子１０８を備えた第１のトランジスタＱ１を含み、トランジスタＱ１は、トランジスタＱ１が活動状態になるときにトランジスタＱ１の閾値電圧が低減されるように入力制御信号ＳＬ１に電気的に結合されるボディ接点１１２を有する。 - 特許庁
An output stage power amplification transistor(TR) 1-8 receives a signal to which distortion is given in the amplitude of an input signal by using a TR manufactured by the same semiconductor process as that for at least the power amplification TR.例文帳に追加
少なくとも一つの電力増幅用トランジスタと同じ半導体プロセスにて形成されたトランジスタを用いて入力信号の振幅に歪みを与えた信号を、出力段の電力増幅用トランジスタに入力するように構成される。 - 特許庁
例文
A series connection between a pull-down resistor 3 and an N-channel MOS transistor(TR) 4 is placed between an input of an inverter 1 and ground, and an N-channel MOS TR 5 controlled by the output of the inverter 1 is placed between the input of the inverter 1 and ground.例文帳に追加
プルダウン抵抗３及びＮ型ＭＯＳトランジスタ４の直列体をインバータ１の入力と接地との間に設け、更に、インバータ１の出力で制御されるＮ型ＭＯＳトランジスタ５をインバータ１の入力と接地との間に設ける。 - 特許庁
例文
When a fire alarm system is constituted by only fire alarms TRs of the present embodiment, control parts 1 of all the fire alarms TRs select and perform a first transmission/reception control mode.例文帳に追加
本実施形態の火災警報器TRのみで火災警報システムが構成される場合、全ての火災警報器TRの制御部１は第１の送受信制御モードを選択して実行する。 - 特許庁
A detection means 14 outputs a DC voltage proportional to a level of the oscillated signal outputted from a collector of an oscillation transistor(TR) 1 to a base of a control TR 21s.例文帳に追加
発振トランジスタ１のコレクタから出力される発振信号のレベルに比例する直流電圧が、検波手段１４から出力されて、制御トランジスタ２１ａのベースに入力される。 - 特許庁
A MOS TR 11 and a MOS TR 12 are n channel MOS TRs and form a current mirror circuit CT2 and the current ratio is 1:A when the gate voltages are equal.例文帳に追加
ＭＯＳトランジスタ１１とＭＯＳトランジスタ１２とは、ｎチャンネル型のＭＯＳトランジスタであり、カレントミラー回路ＣＴ２を形成しており、同一ゲート電圧の場合の電流比は１：Ａである。 - 特許庁
A CMOS buffer circuit is configured with a 1st conductivity type 1st CMOS transistor(TR) 1 and a 2nd conductivity type 2nd CMOS TR 2 connected in series between a power supply and ground.例文帳に追加
電源とグランド間に直列に接続された第１導電型の第１のＭＯＳトランジスタおよび第２導電型の第２のＭＯＳトランジスタによりＣＭＯＳバッファ回路が構成される。 - 特許庁
例文
The substrate processing system 1 is provided with a carrying area 6 consisting of a bottom carrying area where a carrying robot TR can move horizontally, and a central carrying area 6b where the carrying robot TR can move vertically.例文帳に追加
基板処理装置１に、搬送ロボットＴＲが水平移動可能な底部搬送エリアと、鉛直移動可能な中央部搬送エリア６ｂとからなる搬送エリア６を設ける。 - 特許庁
例文
A drive transistor Tr 2 conducts to a load element EL according to the signal potential held in the holding capacitor C 1.例文帳に追加
ドライブトランジスタＴｒ２は、保持容量Ｃ１に保持された信号電位に応じて負荷素子ＥＬに通電する。 - 特許庁
The elastic body has a thickness (Tr) satisfying 1/2Th<Tr<1/2Tm, wherein Th is the maximum value of the flatness of the printing surface of the thermal head and Tm is the maximum permissible value of deformation permitted to the card medium.例文帳に追加
弾性体は、サーマルヘッドの印字面の平面度の最大値がＴｈ、カード媒体に許容される変形量の許容値の最大値がＴｍであるとき、 「 １／２Ｔｈ ＜ Ｔｒ ＜ １／２Ｔｍ 」 を満足する厚さ（Ｔｒ）を有する。 - 特許庁
Properly selecting the resistance of resistors 6, 14 downsizes each bipolar TR being a component of the bias circuit 1 to reduce a current consumed by the bias circuit 1 and to eliminate the need for an RF choke inductor between the power TR 13 and the bias circuit 1.例文帳に追加
この時抵抗６と抵抗１４を適当な値に選ぶことで、バイアス回路１を構成する各バイポーラトランジスタのサイズを小型化し、バイアス回路１が消費する電流を削減し、パワートランジスタ１３とバイアス回路１の間のRFチョークインダクタを不要にしている。 - 特許庁
A controller 84-1 controls the TR switches 82-1 to 82-3 so as to simultaneously input at least two output signals to the combiner 83-1 in the period of gathering the magnetic resonance signals for imaging and to input only one output signal to the combiner 83-1 for the time of an inspection.例文帳に追加
制御器84-1は、撮影のために磁気共鳴信号を収集する期間には少なくとも２つの出力信号を同時に合成器83-1に入力させ、検査時には１つのみの出力信号を合成器83-1に入力させるようにＴＲスイッチ82-1〜82-3を制御する。 - 特許庁
When the voltage of any one of the +B power supplies 1 exceeds required voltage, the emitter voltage of the TR 3 is boosted, so that the TR 3 is turned on and the output 12 is turned to high voltage.例文帳に追加
次に＋Ｂ電源１のいずれかの電圧が所要電圧を上回った時、トランジスタ３のエミッタ電圧が上昇するためトランジスタ３がＯＮし、出力12がＨＩＧＨ電圧になる。 - 特許庁
A transistor(TR) T4 of a current mirror circuit is used for a resistor of a microphone use filter FT 1 being a CR circuit and a differentiation resistance by the channel length modulation effect or the Early effect of the TR T4 is utilized.例文帳に追加
ＣＲ回路であるマイクロフォン用フィルタＦＴ１の抵抗にカレントミラー回路のトランジスタＴ４を用い、トランジスタＴ４のチャネル長変調効果またはアーリー効果による微分抵抗を利用する。 - 特許庁
The ventilator/drier 2 detects the temperature Tr in the bathroom 1 by means of its internal room temperature sensor 3 and the detected temperature Tr is sent to the heat source machine 4 through the communication line 7.例文帳に追加
浴室換気乾燥機２は、内部の室温センサ３によって浴室１内の温度Ｔｒを検知しており、検知した室温Ｔｒは通信線７を通じて給湯熱源機４へ送られる。 - 特許庁
In the case of resetting, reset TRs 7, 8 and a shutter TR are conductive for applying a sum voltage of a constant voltage Vref and a thershold Vth of the amplifier TR to a light-receiving section 1 as a result voltage.例文帳に追加
リセット時、リセットトランジスタ７，８およびシャッタトランジスタをオンにして、定電圧Ｖｒｅｆと増幅トランジスタの閾値電圧Ｖｔｈとの和の電圧をリセット電圧として受光部１に印加する。 - 特許庁
After receiving light, the shutter TR is conductive to store a voltage (Vref+Vth+ΔV), [where ΔV is the voltage change through the light reception] of the light-receiving section 1 after the receiving of the light to a gate capacitance of the amplifier TR.例文帳に追加
受光後、シャッタトランジスタをオンにして、受光後の受光部１の電圧（Ｖｒｅｆ＋Ｖｔｈ＋ΔＶ）〔ΔＶは受光による電圧変化分〕を増幅トランジスタのゲート容量に保持する。 - 特許庁
The differential amplifier circuit 1 has bipolar transistors (hereafter Bt) Q1 and Q2, and transistors (hereafter Tr) Q3 and Q4.例文帳に追加
差動増幅回路１は、バイポーラトランジスタ（以下Ｂｔ）Ｑ１及びＱ２、トランジスタ（以下Ｔｒ）Ｑ３及びＱ４を有する。 - 特許庁
Thus, a voltage nearly equal to a base-emitter voltage of the transistor TR 1 of the power amplifier circuit 1 can be applied to the diode D1 of the detection circuit section 2.例文帳に追加
これにより、検波回路部２のダイオードＤ１に電力増幅回路１のトランジスタＴｒ１のベース-エミッタ電圧とほぼ等しい電圧を印加できる。 - 特許庁
When the feedback control is conducted, the microcomputer 1 stops updating a learning value when the transistor Tr is turned off, and also forcedly turns off the transistor Tr when the transistor Tr is not turned off and the voltage difference between the both ends of the current detection resistance R1 becomes zero.例文帳に追加
このフィードバック制御時においてマイコン１は、トランジスタＴｒがオフ状態のときには、学習値の更新を中止し、またトランジスタＴｒがオフ状態でなく、電流検出抵抗Ｒ１の両端の電圧差が０となったときには、トランジスタＴｒを強制的にオフ状態とする。 - 特許庁
By this structure, even when a positive ESD surge is applied to a drain electrode 28, causing an on-current I1 of a parasite Tr 1 to flow, the current path of the on-current I1 of the parasite Tr 1 is established in a deep part side of an epitaxial layer, whereby the thermal breakdown of the MOS transistor 1 is prevented.例文帳に追加
この構造により、ドレイン電極２８に正のＥＳＤサージが印加され、寄生Ｔｒ１のオン電流Ｉ１が流れた場合にも、寄生Ｔｒ１のオン電流Ｉ１の電流経路がエピタキシャル層深部側となることで、ＭＯＳトランジスタ１の熱破壊が防止される。 - 特許庁
A selection transistor TR corresponding to the bit of address k in MB0 (k is any one of 0 to 2n-1) and a selection transistor TR corresponding to the bit of address k+n in MB1 (if k>n-1, address k-n) are simultaneously driven.例文帳に追加
ＭＢ０におけるアドレスｋ（ｋは０〜２ｎ−１のいずれか）のビットに対応する選択トランジスタＴＲと、ＭＢ１におけるアドレスｋ＋ｎ（ｋ＞ｎ−１の場合は、アドレスｋ−ｎ）のビットに対応する選択トランジスタＴＲは同時に駆動される。 - 特許庁
A second transistor 6 is set on for a predetermined speed time TR to apply a backward voltage VR to an LED 1, and then a first transistor 5 is set on for a predetermined time Tr to apply a forward voltage to the LED 1.例文帳に追加
第２トランジスタ６を予め設定された第２時間ＴR だけオンにして、ＬＥＤ１に逆方向電圧ＶR を印加し、引き続いて第１トランジスタ５を予め設定された第１時間Ｔf だけオンにして、ＬＥＤ１に順方向電圧を印加する。 - 特許庁
When a depression Tr(transistor) due to excess erase exists on respective bit lines of the memory cell array, only '1' is outputted from the output data.例文帳に追加
メモリセルアレイの各ビット線に過消去によるディプレッションＴｒがあると、出力データからは"１"しか出力されない。 - 特許庁
A transmission circuit 15 provided to a feeding terminal 1 converts power of a DC power supply E through switching of a transistor(TR) Q0.例文帳に追加
給電端末１に設けた送信回路１５はトランジスタＱ０のスイッチングにより直流電源Ｅを電力変換する。 - 特許庁
The stepped exposed surface is contiguously formed of a plurality of terraces TR via level differences STP, and the longitudinal direction of this terrace TR and the longitudinal direction G of the groove in the first GaN-based semiconductor layer 1 cross each other.例文帳に追加
階段状の露出表面は複数のテラスＴＲが段差ＳＴＰを介して連続してなり、このテラスＴＲの長手方向と、第１のＧａＮ系半導体層１の溝の長手方向Ｇとは交差している。 - 特許庁
For the main current path 1, an auxiliary current path 2 which has a current source PMOS TR QP4 connected to the PMOS TR QP3 in parallel and a resistance R3 connected to the resistance R2 in parallel is provided.例文帳に追加
主電流経路１に対して、ＰＭＯＳトランジスタＱP3と並列接続された電流源ＰＭＯＳトランジスタＱP4、及び抵抗Ｒ２と並列接続された抵抗Ｒ３を有する補助電流経路２を設ける。 - 特許庁
Further, the emitter current of the 1st TR Q1 is set smaller than the emitter current of the 2nd TR Q2 and then the current consumption is made small without lowering the limit precision of the voltage limiter circuit 1.例文帳に追加
また、第１トランジスタＱ１のエミッタ電流が、第２トランジスタＱ２のエミッタ電流よりも小さくなるよう設定することで、電圧リミッタ回路１のリミット精度を低下させることなく消費電流を小さくしている。 - 特許庁
Then a bias level (Vbias 1) is supplied to the gate of the n-channel TR 13 for through-current control and a bias level (Vbias 2) is supplied to the gate of the p-channel TR 23 for through-current control.例文帳に追加
そして、貫通電流制御用のｎチャネルトランジスタ１３のゲートには、バイアス電位（Ｖｂｉａｓ１）が供給され、貫通電流制御用のｐチャネルトランジスタ２３のゲートには、バイアス電位（Ｖｂｉａｓ２）が供給される。 - 特許庁
Stored electric charges in a photo diode PD1 are outputted as a signal Sig via a current amplifier transistor(TR) 1 and a TR Ton1 and stored in a capacitor C providing a resulting voltage Vs via a switch SW.例文帳に追加
フォトダイオードＰＤ１の蓄積電荷は電流増幅用トランジスタＴｒ１及びトランジスタＴｏｎ１を経由して信号Ｓｉｇとして出力され、スイッチＳＷを通してコンデンサＣに電圧Ｖｓとして蓄積される。 - 特許庁
This transistor driving circuit is provided with the load 1 connected to a power source 2, the transistor TR for driving the load 1 and a control circuit 3 for controlling the conducting and non-conducting of the transistor TR and is further provided with a capacitor C1 for charging and a switch SW1.例文帳に追加
トランジスタ駆動回路において、電源２に接続された負荷１と、負荷１を駆動するトランジスタＴｒと、トランジスタＴｒの導通及び非導通の制御を行う制御回路３とを備え、さらに充電用コンデンサＣ１及びスイッチＳＷ１を備える。 - 特許庁
When a main power source 1 of 42 V rises, a TR 33 is energized at a time point when VZ_2 of a ZD_2 31 reaches a voltage of 3.3 V by a current from the main power source 1 of 42 V.例文帳に追加
42V主電源１の立ち上がり時に、42V主電源１からの電流によってＺＤ_２３１のＶＺ_２が3.3Vに達した時点でＴＲ３３が導通する。 - 特許庁
When a sampling transistor Tr 1 is selected by a scanning line WS, the transistor conducts to sample a signal Vsig from a signal line DL and holds the same in a holding capacitor C 1.例文帳に追加
サンプリングトランジスタＴｒ１は、走査線ＷＳによって選択された時導通して信号線ＤＬから信号Ｖｓｉｇをサンプリングして保持容量Ｃ１に保持する。 - 特許庁
When a lookahead period Tr is larger than a predetermined value Trm, the HDD 1 is switched to the low power consumption mode (here, Trm=To/(k-1), To is a switching period).例文帳に追加
先読み時間Ｔｒが所定値Ｔｒｍより大きい場合、ＨＤＤ１を低消費電力モードへ切替える（ただしＴｒｍ＝Ｔｏ／（ｋ−１）、Ｔｏは切替え時間）。 - 特許庁
The first to third current impression lines CSL 1-3 are arranged between the access transistor TR and the first to third resistance change elements MTJ 1-3, respectively.例文帳に追加
第１ないし第３電流印加ラインＣＳＬ１〜３は、前記アクセストランジスタＴＲと前記第１ないし第３抵抗変化素子ＭＴＪ１〜３との間にそれぞれ配置される。 - 特許庁
The drain of the first transistor TR 1 is connected to a first high level Vcc 1, the source is connected to an output node A, and the gate is connected to the intermediate node B.例文帳に追加
第１トランジスタＴｒ１は、ドレインが第１高電位Ｖｃｃ１側に接続し、ソースが出力ノードＡに接続し、ゲートが中間ノードＢに接続している。 - 特許庁
When the vehicle is under regenerative braking (YES at S300), switching between the conducting state and the nonconducting state of the transistors TR (0) is performed at a predetermined period and switching between the conducting state and the nonconducting state of the transistors TR (1) and TR (2) is performed in the reverse phase (S400).例文帳に追加
車両が回生制動中である場合（Ｓ３００にてＹＥＳ）、トランジスタＴＲ（０）の通電状態と非通電状態との切換を予め定められた周期で行なうとともに、トランジスタＴＲ（１）およびトランジスタＴＲ（２）の通電状態と非通電状態との切換を逆位相で行なう（Ｓ４００）。 - 特許庁
In the mobile electronic device 10, resistors R1, R2 are connected to a base of a transistor(TR) 1, a power supply 11 is connected to its emitter and a device 12 is connected to its collector.例文帳に追加
トランジスタＴｒ１のベースに抵抗Ｒ１、抵抗Ｒ２を接続し、エミッタに電源１１、コレクタにデバイス１２を接続する。 - 特許庁
Also corresponding to each light beam condition, the track Tr(n+1) is reproduced to detect the read-out signals V11, V13, V15.例文帳に追加
また、それぞれの光ビーム条件に対応して、トラックＴｒ（ｎ＋１）を再生して読み出し信号Ｖ１１，Ｖ１３，Ｖ１５を検出する。 - 特許庁
Thus, the collector of the TR Q5 is made open giving no effect on the operations of the audio signal processing IC 1 and a speaker amplifier IC 2.例文帳に追加
このため、トランジスタＱ５のコレクタはオープンとなり、オーディオ信号処理ＩＣ１とスピーカアンプＩＣ２との動作には影響を及ぼさない。 - 特許庁
Then a diode D1 detects an output of a transistor TR 1 biased at the pedestal level to detect only a synchronizing signal.例文帳に追加
次いで、ペデスタルレベルでバイアスされたトランジスタＴＲ１の出力をダイオードＤ１で検波することにより、同期信号だけを検波する。 - 特許庁
A back gate of an N-channel MOS TR N11 of an input stage transfer gate 1 is always connected to a source that is, an input terminal.例文帳に追加
入力段のトランスファゲート１のＮチャネルＭＯＳトランジスタＮ１１のバックゲートを常時ソース、すなわち入力端に接続する。 - 特許庁
A voltage signal whose voltage results from dividing a power supply voltage by a voltage division circuit 13 is given to a gate of the 1st PMOS TR 1 and a voltage signal at a ground level is given to a gate of the 2nd PMOS TR 20.例文帳に追加
第１のＰＭＯＳ型トランジスタ１のゲートには、電源電圧を分圧回路１３により分圧した電圧信号が与えられ、第２のＰＭＯＳ型トランジスタ２０のゲートには、グランド電位レベルの電圧信号が与えられる。 - 特許庁
Accordingly, the intermittent reception interval counted by the control part 1 of the master device TR1 is made to coincide with the intermittent reception interval counted by the control part 1 of the slave device TRi, thereby synchronizing the intermittent reception interval Tx in each fire alarm TR for longer period than in the conventional system.例文帳に追加
故に、親器TR1の制御部１で計時される間欠受信間隔と、子器TRiの制御部１で計時される間欠受信間隔とを一致させることにより、各火災警報器TRにおける間欠受信間隔Txを従来よりも長期間に亘って同期させることができる。 - 特許庁
The P channel MOS TR 1 is connected across a bit line BLi and node N1 and receives the voltage on a word line WLj at its gate terminal.例文帳に追加
ＰチャネルＭＯＳトランジスタ１は、ビット線ＢＬｉとノードＮ１との間に接続され、ワード線ＷＬｊ上の電圧をゲート端子に受ける。 - 特許庁
A magnetic mask layer 3 is disposed between the recording layer 4 and the reproduction layer 1 and the magnetization of the magnetic mask layer 3 becomes zero at a prescribed temperature (Tr) above the temperature Ttrans. or above.例文帳に追加
磁気マスク層３は、記録層４と再生層１との間に配置され、Ｔ_trans.以上の所定温度（Ｔ_m）以上で磁化が０となる。 - 特許庁
To provide an imaging apparatus that can keep a normal output and reduce a 1/f noise generated in an amplifier transistor(TR) without increasing size.例文帳に追加
正常な出力を維持し、サイズの増大を招くことなく、増幅トランジスタで発生する１／ｆノイズを低減した撮像装置を提供する。 - 特許庁
例文
The vibrator 100 imparts the vibration to the molds from the time when the raw tire TR is set in the tire vulcanizing apparatus 1 until it is vulcanized.例文帳に追加
与振動部１００は、生タイヤＴＲがタイヤ加硫装置１にセットされた時から加硫されるまでの間に、モールドに振動を付与する。 - 特許庁