Микропрограммным — Метка (original) (raw)
Патенты с меткой «микропрограммным»
Вычислительное устройство с микропрограммным управлением
Номер патента: 439816
Опубликовано: 15.08.1974
Авторы: Долкарт, Евдолюк, Златникова, Каневский, Новик, Смирнова, Степанов, Ульянова
МПК: G06F 15/00
Метки: вычислительное, микропрограммным, управлением
...в который принимается информация,и управляет входным коммутатором 3. Полевыдачи 12 регистра микрокоманд 8 содержитномер регистра, содержимое. которого участвует в операции, и управляет выходным коммутатором 4, При выполнении микроопераций, вкоторых участвуют два числа, одно из чиселвсегда берется из регистра 16.Таким образом, в одной микрокоманде ин.формация пз регистра может быть преобразована в соответствии с кодом микрооперации, ирезультат передан в другой плн тот же регистр. 5 10 15 20 25 зо 35 о После выполнения текущей микрокоманды необходимо либо выполнить безусловный переход к следующей микрокоманде, либо по результату выполнения микрокоманды пли другим признакам выполнить ветвление микропрограммы на два или более пути.Поле...
Процессор с микропрограммным управлением
Номер патента: 525956
Опубликовано: 25.08.1976
Авторы: Беляева, Гриневская, Елисеев, Ковалев, Ковшик, Кондратьев, Ленкова, Лиокумович, Переверзева, Раецкий, Ростовцев, Шандлер
МПК: G06F 15/20
Метки: микропрограммным, процессор, управлением
...полутакта ПТ 2.В каждом машинном такте микрокоманда считывается из блока постоянной памяти 16 по адресу, сформированному формирователем адреса 34 из содержимого регистра 20 переадресации и регистра состояний 30 в регистр микрокоманд 17, управляющие поля этого регистра преобразуются дешифраторами 29, 46-52 в набор микроопераций, управляющий действиями в данном машинном такте. За один машинный такт процессор может обработать до четырех байтов информации.Полный цикл чтения и регенерации оперативной памяти 1 составляет четыре машинных такта П- (П+5) (см. фиг. 4), при этом адрес считанного слова из четырех байтов соответствует целочисленной границе для слова (два младших разряда адреса при 20 дешифрации не учитываются), Микрооперация...
Процессор с микропрограммным управлением и динамическим ветвлением
Номер патента: 773624
Опубликовано: 23.10.1980
Авторы: Елисеев, Жаворонков, Кондратьев, Петушков
МПК: G06F 15/00
Метки: ветвлением, динамическим, микропрограммным, процессор, управлением
...сформированных блоком 14 обработки статических признаков и блоком 15 обработки динамических признаков.В начале каждого рабочего такта на первый адресный вход каждого из и блоков 2 управляющей памяти 1 поступают старшие адресные раэрядыо управляющей памяти 1, сформированные блоком 3 Формирования старшего адреса. Таким образом выполняется одновременное считывание группы из и микрокоманд иэ и блоков 2 управляющей памяти 1.Для Формирования старшего адреса, блок 3 Формирования старшего адреса использует данные адресного поля текущей микрокоманды, заносимые во вторую группу 8 разрядов регистра б микрокоманд, а также используются данные из других источников (например с пульта управления, Фиксированный адрес прерываний и пр.). Параллельно с...
Процессор с микропрограммным управлением
Номер патента: 1124298
Опубликовано: 15.11.1984
Авторы: Абрамович, Гитович, Каневский, Кузнецов, Лезин, Мараховский, Носков, Силина, Шклярова, Яроцкий
МПК: G06F 9/22
Метки: микропрограммным, процессор, управлением
...подключена к входу/выходу информационной магистрали, вторая группа выходов устройства микропрограммного управления подключена к первым группам информационных входов коммутатора, ветвлений и адресного коммутатора, третья группа выходов - к первой группе информационных входов операционного коммутатора, вторая группа информационных входов которого соединена с второй группой информационных входов коммутатора ветвлений и подключена к первой группе выходов регистра команд, -ая ( = 1п; и - число операндов в команде) группа информационных выходов которого подключена соответственно к -й группе информационных входов адрес 1124298ного коммутатора, группа выходов которого подключена к второй группе информационных входов операционного устройства,...
Процессор с микропрограммным управлением
Номер патента: 1149273
Опубликовано: 07.04.1985
Авторы: Барашко, Власов, Еремин, Курбатов, Румянцев, Соловьев
Метки: микропрограммным, процессор, управлением
...хо ос ол л лх хххо ооо л л л 1149273-хл л о а Х ХРм ооиР Р - Р о.о г фк х о о Н Н Р РНл л х ххах ооц сч Р Р Ю Р)хх хх оо эЭххЕ ФЮ Е8 хх аРбв в ф х х х о и ех хоойфа СНй бН Р 2 аН Н О Н Х Н Х й х х оощощИ аиключен к информационному входу регистра выдачи адреса, вход микрокоманд блока управления данными соединен с первыми входами первого, второго и третьего элементов И, с первым и вторым входами четвертого элемента И, с информационными входами мультиплексора кода операции, с первым информационным входом мультиплексора второго слагаемого, вход синхронизации блока управления данными подключен к вторым входам первого, второго и третьего элементов И, выход первого из которых подключен к тактовым входам регистра адреса прерывания и регистра...
Арифметическое устройство с микропрограммным управлением
Номер патента: 1541594
Опубликовано: 07.02.1990
Авторы: Горохов, Коротков, Малахов, Смирнов, Шек-Иовсепянц
МПК: G06F 7/38
Метки: арифметическое, микропрограммным, управлением
...схеме организациимикропрограммного управления (Фиг,5)показаны взаимосвязи основных потоков инФормации УСУ 2 и АУ 1 междублоками УМУ 17, РАМК 18, УПМК 19,РМК 20, РМК 21 узлов 12 и 13, АЛУ3 и КСС 9,С выхода УМУ 17 по 12-разряднойшине адрес микрокоманды поступаетна первую группу входов РЛМК 18. Кодадреса микрокоманды Фиксируетсяпередним фронтом строба Т по первому входу РАМК 18. Временный стробТ в . сигнал с периодом 0,5 мкс, скважностью 2. Временной сигнал Т - инверсный сигнал Т.С выхода РАМК 18 12 старших разрядов адреса с микрокоманды поступают на вход. узла 19. Туда же под"соединен сигнал Т; являющийся в этомслучае нулевым (младшим разрядомадреса), Поэтому за период прохождения сигнала Т дважды будет выбираться из узла 19...
Арифметическое устройство с микропрограммным управлением
Номер патента: 1559340
Опубликовано: 23.04.1990
Авторы: Горохов, Коротков, Малахов, Смирнов, Шек-Иовсепянц
МПК: G06F 7/38
Метки: арифметическое, микропрограммным, управлением
...повторяется. 55По окончании цикла оператор 7 осуществляет формирование признаков сло,ва состояния по результату умножения и производит выборку следующей коман- ды.Выполнение операторов 3 - 5 ветви Р и 3 4 и 6 ветви В совмещается в одной микрокоманде (1 микротакт). При длительности микротакта 250 нс время выполнения цикла умножения составит 250 нсПри умножении двух 16-разрядных чисел -Тц = 250 нс х 16 = 4000 нс,Выполнение всех операторов цикла умножения одной микрокомандой осуществляется с помощью узла 12 (фиг. 3)В микрокоманде цикла "Умножение" выполняются одновременно следующие действия:декремент содержимого счетчика циклов узла 17;суммирование содержимых регистров общего назначения с нечетным номером, например 15, где предварительно...
Арифметическое устройство с микропрограммным управлением
Номер патента: 1559341
Опубликовано: 23.04.1990
Авторы: Горохов, Коротков, Малахов, Смирнов, Шек-Иовсепянц
МПК: G06F 7/38
Метки: арифметическое, микропрограммным, управлением
...операнд, необходимый длявыполнения операции АЛУ, хранится вблоке УВ 012 или УВ 013 синхронно с работой АЛУЗ (циклограма 10).Из временной диаграммы (фиг. 5)и структурной схемы организации управления (фиг, 4) видно, что в схеме реализован конвейер на двухкратные выработки следующего адреса микрокоманды, т.е, когда выполняются действияпод управлением микрокоманды А в АЛУЗ,под управлением РАМК 18 выбирается изУПМК 19 информация А + 1 микрокоманды,а в УМУ 17 вырабатывается адрес А + 2микрокоманды,Совмещение процесса выработки следующего адреса для микрокоманд А,А + 1, А + 2 создает воэможность значительного сокращения времени его выполнения, Двухкратная выборка из УПМКза один такт позволяет в два разасократить количество...
Процессор с микропрограммным управлением
Номер патента: 1700564
Опубликовано: 23.12.1991
Авторы: Горбачев, Сакун, Шейнин
МПК: G06F 15/00, G06F 15/16
Метки: микропрограммным, процессор, управлением
...шину 34 адреса все время до следующей записи информации в регистр 7.Блок 8 оперативной памяти предназначен для хранения промежуточных результатов операций микропрограммного процессора. Блок 8 записывает информацию, появляющуюся на шине 33 данных, по сигналу записи данных, поступающему с одноименного выхода дешифратора 5 управляющих микроинструкций. Блок 8 обеспечивает выдачу информации на шину 33 данных по сигналу чтения, поступающему с выхода чтения регистра 4 микрокоманды, Адрес обращения к блоку 8 соответствует информации на шине 34 адреса, Выход блока 8 имеет три состояния,Блок 9 синхронизации предназначен .для формирования управляющих синхросигналов процессора, генератор 77 синхроимпульсов - для формирования на своем выходе...
Арифметическое устройство с микропрограммным управлением
Номер патента: 1725216
Опубликовано: 07.04.1992
Автор: Волковыский
МПК: G06F 7/38
Метки: арифметическое, микропрограммным, управлением
...переносов 5 в качестве составной части адреса следующей МК, Адресуемые МК прибавляют или вычитают записанный в поле константы код коррекции к предварительному результату сложения десятичных чисел, Так, при обра ботке 4-разрядных десятичных чисел возможны 16 различных значений кода коррекции, записанных в МК с адресами А.ОООО, А.0001, , А.1110, А.1111, где А - старшая часть адреса, младшие биты кото рого задаются значениями переносов. Значения кодов коррекции для кода 8421 приведены в таблице,Рассмотрим пример сложения чисел 3458 и 4089, выполняемого в три микроко манды;1. Прибавление кода 6666к первому 25 слагаемо- му типлексор (М 1) 6 кода условия, четыре (в общем случае и/4) 4-разрядных двоичных арифметико-логических блока 8 - 11,...
Арифметическое устройство с микропрограммным управлением
Номер патента: 1797108
Опубликовано: 23.02.1993
Автор: Волковыский
МПК: G06F 7/38
Метки: арифметическое, микропрограммным, управлением
...1 - 4, В устройство также входят регистр запоминания переносов РЗП 5 и двувходовой мультиплексор М б, разрядность которого равна числу блоков,Первые и вторые информационные входы блоков 1 - 4 и их выходы являются соответственно. первым и вторым информационными входами устройства ИВХ 1, ИВХ 2 и выходом устройства, Блоки могут выполнять двоичные операции над данными, поступающими с входов ИВХ 1, ИВХ 2 или записанными в их внутренней памяти. Выходы переносов С 2, СЗ, С 4 блоков 2, 3, 4 соединены соответственно со входами переносов блоков 1, 2, 3, Вход задания вида операции ВхЗВО соединен со входами задания операции двоичных операционных блоков группы, Адресный вход АВх и вход задания десятичной операции ВхЗДО соединены соответственно с...