G06f 9/36 — G06F 9/36 — МПК (original) (raw)
Устройство динамического преобразования адресов
Номер патента: 765805
Опубликовано: 23.09.1980
Авторы: Назаров, Тафинцев, Титов
МПК: G06F 9/36
Метки: адресов, динамического, преобразования
...на блок сравнения 4, Одновременно пара (5; р)с поступает на дополнительную схему сравнения 15, где сравнивается с содержиьым регистра 17, хранящего пару (5,р) с- ,т.е математический адрес сегмента и страницы по предыдущему обращению (момент времени с - 1). Пусть (5,р)с = (5,р)с тогда с выхода дополнительнойсхемы сравнения 15 в БМУ поступит сигнал свидетельствующий о том, что предыдущее обращение было к той же самой странице,что и текущее, Так как в этом случае в предыдущем цикле в регистре 19 был запомнен адрес требуемой физической страницы, то БМУ 14 вырабатывает управляющий сигнал, поступающий на управляющий вход седьмого блока элементов И 20, в результате чего код адреса Физической страницы поступает с регистра 19 черезседьмой блок...
Устройство для формирования команд управления объектами
Номер патента: 765806
Опубликовано: 23.09.1980
Автор: Лукинов
МПК: G06F 9/36
Метки: команд, объектами, формирования
...элемент 5 И и синхроимпульсы поступают на вход счетчика 7 времени. В моменты совпадения кодон времени, поступающих из блока 2, с кодами текущего времени, зафиксированных на счетчике 7 времени, схема б сравнения кодов времени выдает н узел 3 управления блока 2 импульсы, по которым производится считывания содержимого ячейки оперативной памяти блока 2, н результате чего коды команд поступают на узлы управления блоков 2, 9 и 16.При поступлении кода команды на блок 9 его узел 10 управления вырабатывает импульс, по которому открывается элемент 12 И второго блока 4 и импульсы генератора 8 поступают на вход счетчика 7 времени, В моменты совпадения кодов времени, поступающих из блока 9 , с кодами времени, поступающих от счетчика 11,...
Устройство для стековой адресации
Номер патента: 783793
Опубликовано: 30.11.1980
Автор: Якуба
МПК: G06F 9/36
...Чтение, Запись значение смещения (вход 22 данных от процессора) и вычитается иэподготовительного значения номераРезультат (номера текущей позиции сучетом смещения) поступает через адресный выход 24 на второй вход адресного сумматора 4,На первый вход адресного сумматора 4 постоянно подключен регистр 1указателя нижней позиции стека, который содержит абсолютный адрес хронологически первой позиции с достоверной информацией, ее номер равен нулю,ВыХодное значение адресного сумматора 4 корректируется по модулю М узлом 9 и поступает на адресный выходк стековому блоку памяти,Значение в регистре 7 размера позиции стека, которое учествует какконстанта модификации значений указателей и константа для формированияабсолютного адреса текущей...
Устройство управления процессором
Номер патента: 798837
Опубликовано: 23.01.1981
Авторы: Завьялова, Кислинский, Шишкин
МПК: G06F 9/36
Метки: процессором
...б и сумматора 14. Сумматор14 формирует на выходах сумму длинытекущей команды, поступающей со входов устройства, и длины следующейкоманды, поступающей с выходов дешифратора 12.При наличии свободного регистра 1в буфере команд в него, а также в ре- фгистр 7 принимается сО вЖэдов уст"ройства очередной пакет команд,Счетчик 8 содержит номер первогослона первой команды пакета, которыйпри начальном запуске, а также изменении порядка следования командпоступает н него со входов устройства,С выходов регистра 7 на входы счет-.чиков поступают кодовые группы длиныкоманды из всех слов пакета. Счетчик 208 определяет номера первоначальныхслов всех команд текущего пакетаи первой команды очередного пакета,подготавливаясь, таким образом, к обработке...
826353
Номер патента: 826353
Опубликовано: 30.04.1981
Авторы: Ганкин, Захаревич, Степанов
МПК: G06F 9/36
Метки: 826353
...1, замкнутого в кольцо; синхронно со сдви гом регистра меняется содержимое счетчика 2, указывающее номер области, соответствующей разряду регистра 1. Режим работы устройства, (Выделение, Освобождение) определяется кодом, подаваемым на вход 26. В режиме выделения памяти на вход 14 подается код запроса - уменьшенная на единицу длина требуемого участка в областях, который заносится в регистр 3 запроса. Код запроса заносится затем в любой единицы в старшем разряде регистра 1 адрес этой области заносится в регистр 5 через коммутатор 6.Появление последующих нулей в старшем разряде вызывает вычитание единицы из счетчика 4 до тех пор, пока не произойдет его обнуление. Если последовательность нулей имеет недостаточную длину; то при...
Устройство для формирования адреса
Номер патента: 830387
Опубликовано: 15.05.1981
Авторы: Васильев, Гуарян, Коновалов
МПК: G06F 9/36
Метки: адреса, формирования
...устройства, входы 22 запросов устройства и выходы 23 и 24 устройства.Устройство работает следующим образов Предположим, что имеется сеть ЭВМ, на каждую из которых по каналам связи поступают сообщения от терминалов. В каждой ЭВМ подключены различные количества терминалов, их сообщения могут быть обработаны в любой ЭВМ сети. Каждая ЭВМ постоянно выдает на вход 21 подключенного к ней устройства код текущего знаФения коэфФициента своей загрузки, а в регистр 7 вводит значение кода уровня загрузки. В регистрах 9 записаны различные пороговые значения коэффициента загрузки данной ЭВМ, выдаваемые через соответствую-. щие элементы И 10, открытые сигналом с дешифратора 8, на вход схемы сравнения 1. Последняя, если код текущего значения...
Устройство для формирования адреса
Номер патента: 860072
Опубликовано: 30.08.1981
Авторы: Нестеренко, Новиков, Супрун
МПК: G06F 9/36
Метки: адреса, формирования
...на регистр 3адреса числа входа 12 устройства,свыхода регистра 3 адреса числа черезкоммутатор 5 подается на адресныйвыход 7 устройства, В режиме выходана прерывание на входе 13 аппаратнойустановки адреса вырабатывается код,равный адресу первого слова старогослова состояния программы ССП длясоответствующего класса прерывания,в котором запоминается содержимоесчетчика команд. Данный код адреса через коммутатор 5 подается на адресный выход 7 устройства и вход счетчика 1 команд. Одновременно содержимое регистра 2 адреса команд через выход11 устройства подается в запоминающее устройство. После запоминанияпервого слова старого ССП в регистр2 адреса команд записывается увеличенное значение адреса ССП, послечего,очередные значения адресов...
Устройство управления последовательностью команд
Номер патента: 883904
Опубликовано: 23.11.1981
Авторы: Аблязов, Авдюхин, Грицук, Колосов, Королев, Кулешов, Купреев, Фельдман
МПК: G06F 9/36
Метки: команд, последовательностью
...разряд кода операции имеет значение ф 1". Это значениев течение времени выполнения команды присутствует на одном выходе дешифратора 19.В заключительной фазе выполнениякоманды производится считывание адреса перехода из блока 1 с одновременным возбуждением управляющеговыхода 8. Это приводит к отпираниюпо управляющим входам блоков элементов И 7 и 10. Часть разрядов адресаперехода записываются в регистр 5непосредственно с выходов блока элементов И 7, а остальные разряды,значение которых может быть модифицировано, поступают на входы регистра 5 с выходов блока элементов И 10через группу элементов ИЛИ 11. Одновременно с возбуждением выхода 8возбуждается управляющий выход 13блок оперативной памяти, перваяЪ группа входов которого...
Устройство выборки микрокоманд
Номер патента: 894709
Опубликовано: 30.12.1981
МПК: G06F 9/36
Метки: выборки, микрокоманд
...регистра 11 адреса микро- команд, новое значение заносится в 1 него через кодовую шику данных. 40 При обнаружении признака наличияочередной выполняемой микрокомандыв управляющей памяти блок 1 управления инициирует выборку очередной микрокоманды из управляющей памяти поадресу, передаваемому из регистра 11адреса микрокоманды через второйвыход устройства. При отсутствии .указанного признака блок 1 управления анализирует признак наличияочередной выполняемой микрокомандыв оперативной памяти. Исходнымиданными, поступающими на входы блока 4 сравнения для выработки данного признака, являются граничное значение выделенной области оперативной.памяти, хранящееся в регистре 8границы оперативной памяти, а такжеадрес микрокоманды, формируемый...
Устройство для динамического преобразования адресов
Номер патента: 903878
Опубликовано: 07.02.1982
Авторы: Заблоцкий, Лопато, Цесин
МПК: G06F 9/36
Метки: адресов, динамического, преобразования
...элемента ИЛИ соединен с выходом третьего элемента И, выход седьмого элемента ИЛИ соединен с пятым выходом блока и с первым входом восьмого элемента ИЛИ, выход четвертого элемента И соединен с третьим выходом блока, выход девятого элемента ИЛИ соеди" нен с четвертым выходом второй группы выходов блока, пятый выход второй группы выходов блока соеди,нен с первым входом первого элемента ИЛИ, первый и второй выходы седь" мого и девятого элементов ИЛИ соединены соответственно с первым и четвертым входами группы входов блока, второй вход восьмого элемента ИЛИ соединен с выходом девятого элемента И, выход пятого элемента ИЛИ соединен с шестым выходом блока, выход шестого элемента И соединен с седьмым выходом блока и с шестым выходом второй...
Устройство для формирования адресов памяти
Номер патента: 928358
Опубликовано: 15.05.1982
МПК: G06F 9/36
Метки: адресов, памяти, формирования
...кода служит дляпреобразования кода номера ветви второго уровня М 2 в число А А 2, необходимое для получения начального адресаучастка памяти, отведенного для хранения информации об объектам, х -го ранга, принадлежащих данной ветви, Полученное число ь А 2 подается на вход сумматора 10.На входы коммутатора 4 подаются коды номеров ветвей второго уровня М 2 исигналы с выхода коммутатора 3. В коммутаторе 4 вырабатывается сигнал, который подается на вход дешифратора кодаадреса и обеспечивает его работу.Дешифратор 8 служит для преобразования кода номера ветви третьего уровняк число ь А 3, используемое для получения начального адреса участка памяти,отведенного для данной ветви. Полученное число ь А 3 подается на вход сумматора 10.На входы...
Устройство для формирования адреса команды
Номер патента: 955062
Опубликовано: 30.08.1982
Авторы: Богумирский, Цыганков, Чернаков
МПК: G06F 9/36
Метки: адреса, команды, формирования
...команд, не являющихся командами передачи управления, адрес текущей команды, находящийся в регистре 1, увеличивается в счетчике 12 (в простейшем случае на единицу) и в последующем такте через коммутатор 13 поступает в регистр 11.При выполнении команд условной передачи управления содержимое одного из регистров 2, номер которого задается в команде и поступает на адресный вход коммутатора 4 с третьего выхода регистра 1, поступает на первый вход схемы 6 сравнения. С четвертого выхода регистра 1 обнуляется счетчик 15 и разрешается выдача импульсов генератором 17, которые подсчитывает счетчик 15. Так как первый выход счетчика 15 соединен с адресным входом коммутатора 14, то на четвертый вход схемы б сравнения начинают последовательно...
Устройство для трансляции логических адресов в адреса памяти на магнитных дисках
Номер патента: 966695
Опубликовано: 15.10.1982
МПК: G06F 9/36
Метки: адреса, адресов, дисках, логических, магнитных, памяти, трансляции
...выход второго сдвигающего 1 фрегистра соединен с первым входом блокаэлементов И, управляющие входы сдвигающих регистров, коммутатора и второй входблока элементов И являются третьим входом узла, вторым выходом которого явля-щются выход элемента ИЛИ, входы которого соединены с выходом посЛеднего элемента И и с выходами знакового разрядавычитателей, входы уменьшаемого которых соединены с выходами регистров, чет.двертым входом узла являются входы вычитаемого вычитателей,На фиг 1 приведена структурная схема устройства для трансляции логическихадресов в адреса памяти на магнитныхдисках; на фиг. 2 - структурная схемаблока назначения; на фиг. 3 - функциональпая схема генератора расстановки;на фиг. 4 - функциональная схема блокауправления; на...
Узел идентификации адреса магистрального модуля
Номер патента: 970369
Опубликовано: 30.10.1982
Авторы: Дшхунян, Коваленко, Машевич
МПК: G06F 9/36
Метки: адреса, идентификации, магистрального, модуля, узел
...Число внешних выводов при реализации модуля в одном кристалле является важным фактором, определяющим процент выхода годных микросхем, их стоимость, надежность и последующую плотность упаковки на плате.Цель изобретения - сокращение объема оборудования магистрального модуля,Поставленная цель достигается тем, что узел идентификации адреса магистрального модуля, содержащий первую ,схему сравнения, выход которой соединен с выходом выборки узла, первая группа входов первой схемы сравнения соединена с первой группой адресных ф входов узла, содержит регистр адреса модуля, блок памяти и вторую схему сравнения, причем информационные входы регистра адреса модуля соединены с второй группой адресных входов узла 25 группа выходов регистра...
Устройство для обработки информации
Номер патента: 993262
Опубликовано: 30.01.1983
МПК: G06F 9/36
Метки: информации
...формата данных (слово нли часть слова), так же как и в известном устройстве, указывается в старшем разряде команды. В предлагаемомустройстве частью слова может быть не . 0только байт (как в известном устройстве),но также тетрада (четыре разряда) и бит,В случае выполнения команд без призюка формата данных оно работает аналогично известному устройству. При этом блок 153 считывания данных переменного формата выполняет функции входных элементов И, связывающих процессор с двунаправленной общей шиной 1, а блок 9 записи данных переменного формата выполжет фушсции буферного регистра блока оперативной памяти,Для адресации ячейки блока 2 оперативной памяти используется один из восьми регистров общего назначения блокарегистровой памяти. Номер...
Устройство для выполнения условного перехода
Номер патента: 999053
Опубликовано: 23.02.1983
Автор: Мелехин
МПК: G06F 9/36
Метки: выполнения, перехода, условного
...в счетчике 3 команд, и записывается3 - 999053 4в регистр 2 команд. В этом же цикле ра- Временная диаграмма работы устройботй устройства в счетчике 3 команд фор ства (фиг. 2) содержит два цикла Ту мируется адрес следующей команды, При, работы устройства; цикл считывания копринудительной адресации команд код манды условного перехода по значению адреса следующей команды поступает с З двоичной переменной в блоке 1 памяти и информационного выхода блока 1 памяти, цикл ее выполнения. Каждый цикл Тя как часть кода считанной каманды и запи- разделен на 4 такта. сывается в счетчик 3. При естественной Микрокоманде имеет два поля: ацреон адресации команд од адреса следующей ное, которому соответствует выход 34, команды получается прибавлением...
Устройство адресации оперативной памяти
Номер патента: 999054
Опубликовано: 23.02.1983
Авторы: Беляускас, Кирвайтис, Лукшис, Станисловайтене, Яфетас
МПК: G06F 9/36
Метки: адресации, оперативной, памяти
..."1и в зависимости от состояния триггера 10 на вход данных 3 поступает информация о состоянии триггера 10.Так как триггер 10 имеет определенный адрес, это позволяет рассматривать триггер как активную ячейку оперативной памяти, и обращаться к нему с помощью адресных инструкций, т.е. программным путем.Допустим, что триггер 10 блока 5 выборки находится в состоянии 0. Если адресная константа на входе 1 адреса из области адресов блоков 71 - 7, дешифратор 4 по двум старшим битам атой константы формирует единицу на одном из лервых трех выходов соответственно, Если единица была сформирована на первом выходе дешифратора 4, при наличии 1 на управляющем входе элемента И 6 выбирается блок 7, Выборка блоков 7 2 или 7 происходит по единичному...
Устройство управления памятью
Номер патента: 1001100
Опубликовано: 28.02.1983
Авторы: Безруков, Волкова, Запольский, Шкляр
МПК: G06F 9/36
Метки: памятью
...выполнение микро- команды А (фиг, 5), в которой осуществляется обращение к странице (микрокоманда В - это любая другая микрокоманда, реализуемая в устройст-ве обработки). Вход 11 предназначен для передачи сигнала о том, что выполняется микрокоманда А. В ходе выполнения любой микрокоманды устройство;получает тактовые импульсы ТИ 1, ТИ 2, ТИЗ, поступающие соответственно на входы 7,12 и 9. Регистр 6 доступен микропрограммно устройству обработки, Для записи и считывания из регистра 6 используется вход50 8 и выход 14 устройства, имеющие разрядность и, равную разрядности регистра отключения страниц. В случае, когда нет отключенных страниц, в регистре б все разряды равны "нулю".Рассмотрим работу устройства вИ этом случае.В...
Устройство адресации для канала прямого доступа к памяти
Номер патента: 1005052
Опубликовано: 15.03.1983
МПК: G06F 9/36
Метки: адресации, доступа, канала, памяти, прямого
...в начале цикла равны нулю, а в конце цикла работы - 111111. В этом режиме после всех начальных эасылок содержимое регистра начала массива передается в счетчик 9, а затем в регистр 1.Так формируется первый адрес (содержимое регистра 1 и нулевое содержимое регистра 2). Затем блок 5 управления прибавляет единицу в счетчик 10 и передает его содержимое в регистр 2. В этом режиме дешифратор б переполнения и триггер 7 не работают. В конце каждой новой выдачи адреса блок 5 управления проверяет совпадение сигналов со.схемы 8 сравнения кодов и счетчика 10. В случае их совпадения блок 5 управления заканчивает выдачу адресов. Схема 8 сравнения кодов выдает сигнал в случае равенства содержимого счетчика 9 и содержимого реги3 1005052стрст а...
Устройство для формирования адресов
Номер патента: 1005053
Опубликовано: 15.03.1983
Автор: Клышбаев
МПК: G06F 9/36
Метки: адресов, формирования
...номер шага и текуКщего значения второго адреса, и до полнительно схемой управления потоками данных.На чертеже схематически представлено предлагаемое устройство.Устройство содержит счетчик 1 40 адреса, счетчик 2 шага, сдвиговый регистр 3, сумматор 4 по модулю два, первый коммутатор 5, второй коммутатор б, генератор 7 "единицы, выход 8 нижнего адреса, выход 9 верхнего адреса, вход 10 управляющих сигналов, 45 первый вход 11 данных, второй вход 12 данных, первый выход 13 данных, второй выход 14 данных.Устройство работает следующим об разом.Для формирования адреса верхнего ряда используется счетчик 1, который изменяет свое состояние по сигналу на входе 10, этот сигнал является счетным сигналом и появляется при переходе на следующую операцию...
Устройство для формирования адресов
Номер патента: 1016784
Опубликовано: 07.05.1983
Автор: Клышбаев
МПК: G06F 9/36
Метки: адресов, формирования
...65 В целях упрощения управления блоком старший разряд счетчика шага использован для блокировки дешифра тора, а младший разряд счетчика адРеса - для управления адресом второго коммутатора, что делает достаточным для предлагаемого устройства наличие только тактирующих сигналов.Цифроинверсия достигается путем цифроинверсного порядка соединения счетчика адреса и второго коммутатора.На чертеже показана структурная схема устройства.Устройство содержит счетчик 1 адреса, счетчик 2 шага, дешифратор 3, сумматор 4 по гпод 2, коммутатор 5,коммутатор 6, элемент ИЛИ 7, вход 8 тактирующих сигналов, выход 9 устройстваУстройство работает следующим образом.Счетчик 1 является генератором верхних адресов, текущие значения этих адресов через вход...
Устройство динамического преобразования адреса
Номер патента: 1022165
Опубликовано: 07.06.1983
Авторы: Безруков, Запольский, Шкляр, Якушев
МПК: G06F 9/36
Метки: адреса, динамического, преобразования
...И группы, первые и вторые входыкаждого элемента И группы соединенысоответственно с выходом регистрауправления резервом и с соответствующим выходом ассоциативной памяти,вход регистра управления резервомсвязан с первым входои устройства,выход коммутатора соединен, с входоивыходного регистра адреса,На фиг. 1 изображена блок-схемаустройства динамического преобразования адреса; на Фиг, 2 - блок-схемаассоциативной памяти,Устройство динамического преобразования адреса содержит ассоциативнуюпамять 1; регистр 2 управления резервом группу элементов И 3, злеиентИЛИ 4, комиутатор 5, выходной регистрб адреса,Ассоциативная память 1 предназначе 1 на для хранения адресов резерва и .выдачи адреса резерва по соответствующему ему адресу отказа....
Устройство для формирования адреса эвм в вычислительной сети
Номер патента: 1029179
Опубликовано: 15.07.1983
Авторы: Васильев, Гуарян, Давыдов, Коновалов
МПК: G06F 9/36
Метки: адреса, вычислительной, сети, формирования, эвм
...второго элементе И, выход и второй вход которого 55соединены соответственно с управляюшими входами второго и третьего блоковэлементов И и с вьходом второй схемы,сравнения, первая и вторая группы входов которой соединены соответственно с группами выходов второго регистра и блока памяти, группа входов которого соединена с группой информационных входов устройства, управляющий вход блока памяти соединен с управляющим входом регистра сдвига и с третьим выходом распределителя импульсов, группы выходов блока памяти и регистра сдвига соединены соответственно с группами входов второго и третьего блоков элементов И, управляющий вход третьего блока элементов И соединен с выходом последнего разряда регистра сдвига и с входом сброса...
Формирователь адреса
Номер патента: 1062703
Опубликовано: 23.12.1983
Автор: Клышбаев
МПК: G06F 9/36
Метки: адреса, формирователь
...Тогда двоичное представление цифры "2" с выхода счетчика 1подается на элементы "ИсключающееИЛИ", так как при этом счетчик 3имеет нулевое значение. То из ПЗУ 5выбирается содержимое ячейки поадресу 101100.В таблице приведена "Прошивка"ПЗУ.Из таблицы находим, что содерб 5 ходом первого коммутатора, а выходподсоединен к входу установки счетчика адреса и к первому входу первого элемента ИЛИ, второй вход которого подсоединен к тактирующемувходу формирователя, выход первогоэлемента ИЛИ заведен на счетный вход-доПолнительного счетчика и на информационный вход второго дополнительного коммутатора, выход которогосоединен со счетным входом счетчика адреса, выход переполнения которого соединен с первым входом демультиплексора, второй вход...
Устройство для формирования адреса данных
Номер патента: 1068939
Опубликовано: 23.01.1984
Автор: Супрун
МПК: G06F 9/36
Метки: адреса, данных, формирования
...на двухразрядном кодовом входе 16 устройства сигналы на выходах дешифратора 8 отсутству45 ют. Отсутствие сигнала на первом выходе,дешифратора 8 настраивает . второй коммутатор 6 на передачу информации с выхода счетчика 1 на информационный вход регистра 3 индек. - са. Отсутствие сигнала на втором выходе дешифратора 8 закрывает второй элемент И 12, если отсутствует сигнал на втором управляющем входе 18 устройства. Отсутствие сигнала на третьем выходе дешифратора 8 запира ет первый элемент И 11. При отсутствии сигнала на первом управляющем входе 17 устройства первый коммутатор 5 настроен на пропускание информации с информационного входа 13 устройства на первый вход третьего коммутатора 9 и информационный вход регистра 4. Отсутствие сигнала...
Устройство для управления параллельным выполнением команд в электронной вычислительной машине
Номер патента: 1078429
Опубликовано: 07.03.1984
Авторы: Акимов, Демниченко, Кузнецов, Лобкова, Хетагуров, Яковлев
МПК: G06F 9/36
Метки: выполнением, вычислительной, команд, машине, параллельным, электронной
...их исплльзонэния наибольшей При этом повышаетсяпрлизнодительность работы вычислительной системы в целом.Цель изобретения - повышение прои )зодительности. Поставленная цель достигается тем ,то в устройство, содержащее регис" операций, шифратор кода режима, б.-ок адресации, блок буферной памят.; т:к дешифриронанных адресов. (. ", у.(1. в .:ателей стека дешифриронан=д "е сон, стек свободных адресов, бт:о( указателей стека снОбДных адресов) Форннронатель кода операций Флрмирова (е яь синхронизирующих сиг - налов, коммутатор адресов) блок буФерной памяти команд, блок носстанОвления и распределитель тактОвых импульсов первый вход и выход которого подкпсчны соотнетстненно к первому управляющему входу устройства и к первому входу блока...
Устройство для динамического преобразования адреса
Номер патента: 1124300
Опубликовано: 15.11.1984
Авторы: Асцатуров, Безруков, Волкова, Запольский, Шкляр
МПК: G06F 9/36
Метки: адреса, динамического, преобразования
...в случае обращения к виртуальной памяти логический адрес поступает на первыйвход 10 устройства и помещается врегистре 4 логического адреса. Ин Одекс блока регистра 4 поступает впервый дешифратор 9, на выходе которого вырабатывается маска затребованного блока (наличие сигнала на1-й шине указывает, что затребован 451-й блок в странице). Ключ из регистра 1 ключа (Фиг.1), индекс страницы из регистра 4 логического адреса и маска затребованного блокаиз первого дешифратора 9 поступаютв ассоциативную память 2, где осуществляется ассоциативный поиск.Ассоциативный поиск происходит следующим образом, Ключ из регистра 1ключа поступает на второй вход первого компаратора 23 (фиг.2) в каждом канале 18, 18 18 гдеМ," число ячеек в ассоциативной памяти....
Устройство для формирования адреса буферной памяти
Номер патента: 1126954
Опубликовано: 30.11.1984
МПК: G06F 9/36
Метки: адреса, буферной, памяти, формирования
...соединс.ц с третьим адресным входом блока памяти. выход которого.и выход триггера соединены с вторым информационным входом первого муль-. типлексора, третий вьгход шифратора соединен с управляющим входом второ. го мультиплексора, второй информационный вход которого соединен с: вторым входом первого 1 лемс.цга И,1 1 строкаО2 строка трока трока де 1, 2 В табл. 1 п ки и ти. иру я корретой ан строк бу тся активносамчти (БП) Т абли од, записываемый в ячеики активнос 9 строки к которойпроисходит обращение ячеика 2 йка еика не изменяется е изменяетс не изменяется 0 е и.=меняетс бозначения: Х трокаой 4 О показано, какая В табл, БП является (кандитатом состояние н минимально актна удаление). провер выходы стся, триги намя ветстгера 5блока 1ти...
Устройство для формирования адресов регистровой памяти
Номер патента: 1128253
Опубликовано: 07.12.1984
МПК: G06F 9/36
Метки: адресов, памяти, регистровой, формирования
...ветственно с выходами двух адресныхрегистров и регистра общего назначения, входы которых соединены с выходами первого, второго и третьегоблоков элементов И, первые входы которых соединены с первым входом микрооперационных сигналов управления,З 5а вторые входы - с информационнымвходом устройства 23.Недостатком известного устройстваявляется реализация обращения к ограниченному количеству регистров общего назначенияЦелью изобретения является расширение функциональных возможностейустройства за счет реализации возможности выработки адресов произвольного количества регистров памяти,Поставленная цель достигаетсятем., что в устройство для формирования адресов регистровой памяти, содержащее два адресных регистра, регистр общего назначения,...
Устройство адресации многопроцессорной вычислительной машины
Номер патента: 1129613
Опубликовано: 15.12.1984
Авторы: Кривего, Кривенков, Прокопенко
МПК: G06F 9/36
Метки: адресации, вычислительной, многопроцессорной
...собой постоянное или полупостоянное запоминающее устройство, в ячейках которогозафиксированы микропрограммные слова.Каждой из ячеек соответствует свойадрес, подаваемый на адресный входнакопителя 7 микропрограмм с выходаадресного регистра 11,Синхроимпульс, поступающий по шине 12 запускает триггер 9, которыйсвоим единичным выходом разрешает работу генератора 10 импульсов. Последний формирует на своем прямом и ин-версном выходах взаимоинверсные последовательности импульсов, По положительному фронту триггера 9 и переднему фронту прямой последовательности импульсов в адресном регистре 1фиксируется код адреса, первая частькоторого поступает по входам 15, авторая с накопителя микропрограмм 7от считывания - по предыдущему адресу, в исходном...