Гущенсков — Автор (original) (raw)
Гущенсков
Устройство замены и перемешивания числовых полей
Номер патента: 1298735
Опубликовано: 23.03.1987
Авторы: Гущенсков, Соболев, Черников, Шпаковский
МПК: G06F 7/00
Метки: замены, перемешивания, полей, числовых
...К., - разряды, начиная с -го по1-31-й включительно, элемента К.Устройство содержит первый и второй входные регистры 1 и 2, первый ивторой регистры 3 и 4 маски, первыйи второй шифраторы 5 и 6, вычитатель7, узел 8 сдвига, первую группу 9элементов И, вторую группу 10 эле ментов И, третью группу 11 элементовИ, группу 12 элементов НЕ, группу 13элементов сложения по шод 2, выход14 устройства.Устройство замены и перемешиваниячисловых полей функционирует следующим образом.В первый входной регистр 1 заносится элемент Р во второй входнойрегистр 2 - элемент К , маска М за носится в первый регистр 3 маски,М - во второй регистр 4 маски. Наэлементах И второй группы 10 производится операция К П.1, на элементахИ первой группы 9 выполняется операция К ПМ...
Устройство управления загрузкой микропрограмм
Номер патента: 1136175
Опубликовано: 23.01.1985
Авторы: Вайзман, Гущенсков, Ермолович, Ковалев
МПК: G06F 13/00
Метки: загрузкой, микропрограмм
...блока 1 выделения временных битов и битов данных соединены соответственно с первым, вторым и третьим входами первого триггера 84. Выход первого триггера 84 соединен с первым входом второго триггера 85. Второй и третий входы второго триггера 85 соединены соответственно с четвертым 55 и пятым 73 входами блока. Выход второго триггера 85 соединен с выходом 86 блока.Устройство управления загрузкой микропрограмм (фиг. 1) работает в двух режимах: автоматическом и автономном.В автоматическом режиме устройство управления загрузкой микропрограмм работает следующим образом. Автоматический режим задается наличием единичного сигнала на входе 18 блокировки автономного режима устройства. Символы данных, записанные на носителе (гибком магнитном...
Микропроцессор
Номер патента: 1119021
Опубликовано: 15.10.1984
Авторы: Бронштейн, Вайзман, Гущенсков, Рачевский
МПК: G06F 15/00
Метки: микропроцессор
...вход 36 загрузки, вход 37 синхронизации, выходы 38, 39 соответственно разрядовадреса строки и разрядов адреса ко 15лонки,Второй дешифратор 6 содержитэлемент НЕ 40, первый 41, второй 42,третий 43, четвертый 44, пятый 45элементы И, входы 46 и 47, выходы 2048 в49, группу выходов 50.Коммутатор 9 (фиг. 5) содержитпервый 51 и второй 52 элементы ИЛИ,первую 53 и вторую 54 группы элементов И-ИЛИ информационные входы 55,56.25Блок 11 формирования адресаусловного перехода (фиг. 6) и второйрегистр 8 предназначены для формирования разрядов адреса памяти микропрограмм. Блок 11 формирования адре-З 0.са условного перехода содержит элемент И 57, первый 58.и второй 59 элементы ИЛИ, первый 60 и второй 61триггеры, элемент НЕ 62, группу элементов И 63,...
Устройство для сопряжения модулей процессора
Номер патента: 1056176
Опубликовано: 23.11.1983
Авторы: Вайзман, Гущенсков, Ермолович, Ковалев
МПК: G06F 3/04
Метки: модулей, процессора, сопряжения
...состояний.1. Занят, Это означает, что модуль 63 занят обработкой какой-либо информации и принять информацию от другого модуля не может, При этом он возбуждает соответствующую шину 22 занятости2. Ожидает, Это означает, что модуль 63 передавал какую-либо информацию для обработки другому модулю и ожидает от него ответа, Этот модуль свободен только для приема ответной информации. Для всех остальных модулей он считается занятым и связь с 45 ним не может быть установлена. В этом состоянии модуль возбуждает соответствующую шину 21. Модуль 63 желающий выдать информацию в ответ на информацию от другого модуля, возбуждает вместе с шиной 20 шину 21. Одновременное наличие единичного сигнала на шинах 20 и 21 является признаком того, что...
Устройство управления загрузкой микропрограмм
Номер патента: 1042025
Опубликовано: 15.09.1983
Авторы: Вайзман, Гущенсков, Ермолович
МПК: G06F 13/04
Метки: загрузкой, микропрограмм
...и идентифи. кации символа и первым входом элемента И 10. Выход элемента И 10 сое; динен с выходом 15 конца передачи 40 массива устройства. Пятый выход блока 5 вьщеления иидентификации символа соединен с входом разрешения блоха 8 управления движением головки. Шестой выход блока 5 виде ления и идентификации символа соединен с выходом 16 строба передачи устройства. Второй вход счетчика 7 адреса дорожки соединен с входом 13 начального адреса устройства. Выход счетчика 7 адреса дорожки соединен с входом второго адреса дорожки блока 8 управления движением головки. Вход фНачало дорожки" блока 8 управления движением головки соединен со входом "Начало дорожки" 55 устройства. Выход блока управления движением головки соединен со вто- рым входом 5...
Устройство для контроля блоков памяти
Номер патента: 972602
Опубликовано: 07.11.1982
Авторы: Вайзман, Гущенсков, Ковалев
МПК: G11C 29/00
...соответственно щ = 2 к илиищ = 4 к.С помощью - таких устройствможно контролировать и-разрядныйблок памяти.)"разрядное устройство для контроля блоков памяти при контроле щразрядной памяти может находиться водной из следующих позиций: первой,щвторойра - ой,Устройство для контроля блоков памяти может работать в режиме генерации синдромов и в режиме генерации контрольных разрядов, являющихся результатом суммирования по модулю два специальных групп информационных разрядов слова данных.Для получения, синдромов каждыйвыбранный из блоков памяти контрольный разряд, подаваемый по соответствующему входу 16 устройства, сравнивается путем сложения по модулю двас соответствующим контрольным разрядом, сформированным для выбранныхиз блока памяти...
Многоканальное устройство для сопряжения модулей процессора
Номер патента: 898412
Опубликовано: 15.01.1982
Авторы: Вайзман, Гущенсков, Ермолович, Качков
МПК: G06F 3/04
Метки: многоканальное, модулей, процессора, сопряжения
...7 поступают сигналысо всех триггеров 3 и со всех триггеров 1 чужих каналов. Анализируя состояние триггеров ч и триггеров 3 узла7, определяют возможность связи и при наличии такой возможности возбуждают выходы 13, Сигналы с выходов 13 поступают на входы блока 8 приоритета, который определяет наиболее приоритетный из них.При наличии хотя бы одного установленного триггера 2 блок б вырабатывает синхросигнал СИ. По синхросигналу СИ, поступающему на С-вход триггеров 5 9, устанавливается триггер 9, соответствующий наиболее приоритетномузапросу. Сигнал с триггера 9 поступает на вход элемента ИЛИ 12 и на вход элемента задержки 11, которые служат для удлинения сигнала передачи.Сигнал передачи с выхода элементаИЛИ 12 по шине 18 поступает в...
Устройство для контроля памяти
Номер патента: 769641
Опубликовано: 07.10.1980
Авторы: Волкова, Гущенсков, Запольский, Шкляр
МПК: G11C 29/00
Метки: памяти
...для клапанирования сигнала приема контрольных разрядов в регистр 6.Регистр 11 хранит эталонные данные, записываемые в память в диагностическом режиме, Регистр 12 предназначен для запоминания номера разряда в данных, в который внесена ошибка.Регистр 13 запоминает действительный номер сбойного разряда. Схема сравнения 14 сравнивает эталонные данные, хранимые в регистре 11, с действительными данными, скорректированными в блоке обнаружения и коррекции ошибок 3.Схема сравнения 15 сравнивает содержимое регистров 12 и 13 (эталонную и действительную позиции ошибки).В случае отрицательных результатов сравнения схемы сравнения 14 и 15 выдают сигналы, свидетельствующие о наличии неисправности в устройстве, что фиксируется в регистре 7. Общий...
Устройство для восстановления работы процессора
Номер патента: 696465
Опубликовано: 05.11.1979
Авторы: Гущенсков, Запольский, Пыхтин, Самарский, Шкляр
МПК: G06F 11/14
Метки: восстановления, процессора, работы
...соответственноэтапу выполнения микрокоманды, в которой они возникли, Сигналы типов поступают на временное хранение в регистр шествующее сбойной микрокоманде, сбрасывает узел 8, регистр 10, триггеры12 и 13 сигналом с седьмого выхода,блока 2, после чего осуществляет. вози 55 рат к сбойной микрокоманде, Таким образом уменьшаются потери времени на 9. По установленному разряду регистра 10 9 элемент 14 вырабатывает запрос намикропрограммное прерывание, поступающий в узел 7 и на входы триггеров 11и 12. В результате прерывания управление передается микропрограмме повтора, 15 поите чего регистр 9 сбрасывается сигналом иэ узле 7. До выхода на прерывание устанавливается триггер 11, который запрещает любое изменение состояния устройства. Устройство...
Процессор
Номер патента: 670935
Опубликовано: 30.06.1979
Авторы: Гущенсков, Запольский, Лопато, Мойса, Пыхтин, Реморова, Самарский, Смирнов, Шкляр
МПК: G06F 15/00
Метки: процессор
...адрес передается через блок 14 без изменения. Одновременно блок 15 организует передачу смещения из буферного блока 1 на выход местной памяти 4, откуда смещение подается на коммутатор 9. На коммутатор 8 подается база, считанная из регистров общего назначения в местной памяти 4, Адрес базового регистра поступает в блок 2 из буферного блока 1.Двухбайтный арифметико-логический блок 12 производит обработку входных операндов. По сигналу адресной арифметики, поступающему из блока 15, на выходе арифметико-логического блока 12 формируется окончательный результат, т. е. базированный адрес второго операнда, поступающий через блок 13 в блок 15.Информация из оперативной памяти 10 через блок 13 поступает в буферный блок 1, где стробируется в...
Устройство для выборки микрокоманд
Номер патента: 615478
Опубликовано: 15.07.1978
Авторы: Волкова, Гущенсков, Самарский
МПК: G06F 9/14
Метки: выборки, микрокоманд
...2 контрольных разрядов иэ генератора 6 и контрольных разрядов, считываемых из бtока 2. Результатом сложения являются синдромные биты, Регистр8 служит дня,запоминания синдромныхбитов, образованных в. узле 7, Яешифратор 9 служит дня дешифрации синдромныхбитов, запомненных в регистре 8, указания типа ошибки и номера сбойного разряда данныхв случае исправимой ошибки. Узел 10предназначен для инвертирования сбойного разряда. Узел 11 предназначен дпябыстрой регистрации наличия ошибки винформации, считываемой из блока 2.Узел 12 приема данных предназначендпа передачи информации из блока 2 навход информационного регистра 4.Нв временной диаграмме (см. фиг. 2)показаны три цикнв работы устройства.Предпопвгается, что в первом цикле возникает...
Устройство управления обращением к памяти
Номер патента: 556444
Опубликовано: 30.04.1977
Авторы: Гущенсков, Запольский, Самарский
МПК: G06F 13/06
Метки: обращением, памяти
...распределителя, выход которого соединен с вторым входом распределителя 2. 11 ри этом сигнал с выхода распределителя поступает на третий вход узла управления пуском распределителя и сбрасывает его выход. Таким образом обеспечивается однократность развертки. В конце текущего цикла при отсутствии условий останова синхронизации узел управления пуском распределителя инициирует отработку очередного цикла. При наличии условий останова запуск синхронизации блокируется, причем последующий пуск тактируется сигналами генератора 3 и время останова кратно циклу генератора, который существенно меньше цикла синхронизации.В узле задержки 5 формируется временная развертка памяти. Запуск временной развертки осуществляется по входу узла задержки,...