Муравинец — Автор (original) (raw)

Муравинец

Запоминающее устройство с контролем

Номер патента: 1536446

Опубликовано: 15.01.1990

Авторы: Карпенко, Лацин, Муравинец, Романов, Синегуб

...на двунаправленный вход-выход. Временныедиаграммы работы устройства в режимезаписи приведены на фиг, 2,В режиме чтения под действием им.пульсов синхронизации по выбранным счетчиком 2 адресам производится 5считывание из накопителей 1 и 6 записанной ранее информации, при этом контрольные разряды, записанные ранее в накопитель 1, сравниваются первым блоком 5 сравнения с контрольны ми разрядами, сформированными блоком3 свертки. В случае несовпадения контрольных разрядов на первом контрольном выходе 13 устройства формируется сигнал сбоя ин формационных разрядов. 1(роме того,контрольные разряды из первого накопителя 1, задержанные на один такт в регистре 7, сравниваются вторым блоком 9 сравнения с контрольными 20 разрядами, считанными,из...

Устройство для приближенного вычисления обратной величины нормализованной двоичной дроби

Номер патента: 1332321

Опубликовано: 23.08.1987

Авторы: Дрозд, Муравинец, Огинский, Полин, Романов

МПК: G06F 11/10, G06F 7/52

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной, приближенного

...поправка сФ определяется инверсией (и) младших разрядов кода Х, что может быть представлено формулой Учет поправкидля более точной аппроксимации функции У = 1/Х выполняется с использованием узла ч.Узлы 6 - 1 О обеспечивают контроль вычисления обратной величины нормализованной дроби по приближенной Формуле, В основу контроля положены соотношения, имеющие место в приближенной Формуле между посчитанными по ней значениями и их делимостью на три. Остатки,от деления на три 1 и 2 кодируются соответственно О 1 и 10. Остаток 0 имеет два представления 00 и 11.С выход регистра 1 прямой код дво 40 ичной дроби, сдвинутый на один разряд в сторону старших разрядов, поступает на первый узел 2 вычитания, где вычитается из постоянной величины 3+2 , а...

Устройство для приближенного вычисления обратной величины нормализованной двоичной дроби

Номер патента: 1125623

Опубликовано: 23.11.1984

Авторы: Дрозд, Муравинец, Николаева, Романов

МПК: G06F 7/38

Метки: величины, вычисления, двоичной, дроби, нормализованной, обратной, приближенного

...соединены соответственно с пятого по (и+2)-й разрядами первой группы входов сумматора-вычитателя, разряды с первого по четвертый которой соединены с шиной логического нуля устройства, причем первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы объединены и соединены с выходом второго разряда регистра аргумента, выходы с третьего по 11 -й разрядов Которого соединены соответственно с вторыми входами 55 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, узел вычитания устройства выполнен в виде сумматора-.вычитателя, первый,второй и седьмой разряды первой группы входов и второй разряд второй группы входов которого соединены с шиной логической единицы устройства, а остальные разряды первой группы входов и первый разряд второй группы входов узла вычитания...

Устройство для сдвига информации

Номер патента: 1109807

Опубликовано: 23.08.1984

Авторы: Валуйский, Дрозд, Муравинец, Полин, Романкевич, Романов

МПК: G11C 19/00

Метки: информации, сдвига

...входом которого является выход регистра сдвига, введены регистр 60контрольного числа, вход которого яв-ляется третьим входом устройства,мультиплексоры, инФормационные входыкоторых подключены к выходам регистра информационного числа, а управляю-.,65 щие нходы - к одним из выходов регист- . ра числа сдвигов, элементы И, первые входы которых соединены с выходами регистра информационного числа, а нто 1 ые входы - с другим выходом регистра числа сдвигов, суююаторМ по модулю два и блоки свертки по модулю три, причем входы первого блока свертки подключены к выходам регистра контрольного числа, элементон И и мультиплексоров, а выходы соединены с первыми входами сумматоров по модулю два, вторые входы которых подключены к одному из выходов...

Устройство для вычисления модуля комплексного числа

Номер патента: 1104505

Опубликовано: 23.07.1984

Авторы: Волощук, Дрозд, Муравинец, Полин, Романов

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...выходам первого регистра 1 соответственно, (0-2) старших разрядов которого подключены к первой группе входов третьего сумматора 7 соответственно, вторая группа входов которого подключена к прямым выходам разрядов второго регистра 2 соответственно, прямые выходы (И) старших разрядов которого подключены к второй группе входов второго сумматора 5 соответственно, выходы разрядов второго 5 и третьего 7 сумматоров подключены к первой и второй группам информационных входов первого коммутатора 8 соответственно, выходы которого подключены к выходам устройства, к первой группе входов блока 10 свертки по модулю три подключены нечетные выходы первого 8 и второго 9 коммутаторов и выходы четных разрядов первого 3 и второго 4 регистров контрольных...

Устройство для вычисления модуля комплексного числа

Номер патента: 1001085

Опубликовано: 28.02.1983

Авторы: Дрозд, Муравинец, Полин, Романов, Соколов

МПК: G06F 7/38

Метки: вычисления, комплексного, модуля, числа

...входов которых подключены к прямым выходам разрядов второго регистра, инверсные выходы которых подключены к группе вторых входов первого сумматора, выход которого подключен к управляющим входам первого и второго коммутаторов, выход второго коммутатора под.ключен к второму входу второго сумматора, выход которого подключен к выходу устройства 1 2Недостатком известного;устройства является его низкое быстродействие.Цель изобретения - повышение быстт родействия устройства,Поставленная цель до что устройство для вычи комплексного числа, сод ры, сумматоры и коммута входы разрядов первого гистров подключены к ин5 1001Формула изобретенияУстройство для вычисления модуля комплексного числа, содержащее регист ры, сумматоры и коммутатор,...

Устройство для вычисления модуля комплексного числа

Номер патента: 911516

Опубликовано: 07.03.1982

Авторы: Абрамович, Мелешкевич, Муравинец, Романов, Цыганов

МПК: G06F 7/49

Метки: вычисления, комплексного, модуля, числа

...второго коммутатора подключан к второму входу второго сумматора, выход которого подключен к выходу устройства.На чертеже представлена структур ная схема предлагаемого устройства.Устройство содержит первый регистр. 1, второй регистр 2, первый сумматор 3 первый коммутатор 4,второй коммутатор 5 и второй сумматор 6,15Устройство работает следующим образом.8 начальный момент времени в первый регистр 1 и второй регистр 2 заносятся соответственно и-разряд- и ные мантисы прямых кодов действительной и мнимой составляющих компгексного числа,С выхода первого регистра 1 прямой код действительной составляющей 25 поступает на первые входы первого . сумматора 3, первого коммутатора 4. а (и) ставим разряда этого кодана второй вход второго коммутатора...