| dbo:abstract |
الحوسبة القابلة لإعادة التشكيل (بالإنجليزية: Reconfigurable Computing) هي معمارية الحاسوب التي تتضمن برمجيات مرنة وأداء دقيقا للأجهزة. ويتيح هذا النوع من الحوسبة للمستخدم أن يعيد تشكيل البنية الداخلية لنظام الحاسوب لتتوافق مع المهام المراد تنفيذها، وعليه، الحصول على سرعة أعلى لتنفيذ المهمة المطلوبة. ويجمع هذا النوع من الحوسبة بين سرعة الدارات المصممة لتنفيذ مهمة محددة (Application Specific Integrated Circuit ASIC) ومرونة الدارات المصممة لتنفيذ أية مهمة عامة. (ar) Der Begriff Reconfigurable Computing (engl.) bezeichnet das Gebiet der rekonfigurierbaren Rechensysteme und ihrer Anwendungen. Hierbei handelt es sich um Rechensysteme, die in ihrer Struktur programmierbar sind, wie beispielsweise auf der Basis von FPGAs – im Gegensatz zu herkömmlichen Von-Neumann-Rechnern, deren Befehlsströme in einer festen Struktur ablaufen und die via Zeitplanung programmiert werden (instruction scheduling). (de) Reconfigurable computing is a computer architecture combining some of the flexibility of software with the high performance of hardware by processing with very flexible high speed computing fabrics like field-programmable gate arrays (FPGAs). The principal difference when compared to using ordinary microprocessors is the ability to make substantial changes to the datapath itself in addition to the control flow. On the other hand, the main difference from custom hardware, i.e. application-specific integrated circuits (ASICs) is the possibility to adapt the hardware during runtime by "loading" a new circuit on the reconfigurable fabric. (en) 再構成可能コンピューティング（さいこうせいかのうコンピューティング、Reconfigurable Computing）は、ソフトウェアの持つ柔軟性とFPGAなどの高度に柔軟な高速コンピューティング構造による高性能ハードウェア処理を組合わせたコンピュータ・アーキテクチャである。一般的なマイクロプロセッサを使った場合との根本的な違いは、制御フローに加えて実際のデータ経路を変更する能力があることである。一方、ASICなどの専用ハードウェアとの主な違いは、再構成可能な構造に動作中でも新たな回路構成を「ロード」することができる適応能力である。 (ja) Obliczenia rekonfigurowalne – architektura komputera łącząca elastyczność procesorów ogólnego przeznaczenia z wysoką wydajnością specjalizowanych układów scalonych. Jest to możliwe dzięki zastosowaniu szybkich bezpośrednio programowalnych macierzy bramek logicznych (ang. field-programmable gate array – FPGA). Uniwersalny procesory mając do dyspozycji ograniczoną liczbę interpretowanych rozkazów jest w stanie wykonać skomplikowane zadania obliczeniowe. Czas potrzebny na obliczenia zależy od liczby wymaganych kroków, która wynika z poziomu komplikacji zadania.Lepszą wydajnością charakteryzują się specjalizowane układy scalone (ang. application-specific integrated circuit – ASIC), przeznaczone do realizacji z góry określonego zadania. Ich wadą jest brak cechy uniwersalności. Koncepcja komputerów z możliwością rekonfiguracji istnieje od lat 60. XX wieku, kiedy to Gerald Estrin zaproponował realizację komputera składającego się ze standardowego procesora i tablicy „rekonfigurowalnego” sprzętu. Procesor kontrolowałby zachowanie konfigurowalnego sprzętu, który byłby dostosowywany do najbardziej wydajnego wykonywania określonego zadania, takiego jak na przykład przetwarzanie obrazu lub dopasowywanie wzorców. Po zakończeniu zadania sprzęt mógłby podlegać ponownej rekonfiguracji w celu dostosowania do innej aplikacji.Stosowanie takiej hybrydowej architektury komputera pozwoliłoby osiągnąć wydajność dedykowanego urządzenia jednocześnie zachowując elastyczność procesora ogólnego przeznaczenia. Obecnie obliczenia rekonfigurowalne są realizowane poprzez scalenie uniwersalnego procesora z układem FPGA. Pierwszy pełni rolę kontrolera konfiguracji, a wewnątrz drugiego implementowany jest specjalizowany obwód. Rekonfigurację przeprowadza się „ładując” nowy obwód na programowalną macierz bramek. (pl) 可重組計算（Reconfigurable computing） 是一種具有高度彈性的。和使用平常的微處理器主要不同的地方在於，可重組計算具有能力對和控制流程做實質上的改變。 (zh) |
| dbo:thumbnail |
wiki-commons:Special:FilePath/FPGARetrocomputing.jpg?width=300 |
| dbo:wikiPageExternalLink |
http://www.dresd.org/ http://www12.informatik.uni-erlangen.de/research/recobus/ https://scale.engin.brown.edu/classes/EN2911XF14/ https://archive.today/20130101235837/http:/www.atypon-link.com/OLD/toc/itit/49/3 https://web.archive.org/web/20160306094104/http:/vlsi-world.com/content/view/48/47 https://www.springer.com/engineering/circuits+%26+systems/book/978-1-4614-0060-8 |
| dbo:wikiPageID |
188371 (xsd:integer) |
| dbo:wikiPageLength |
28808 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID |
1107624488 (xsd:integer) |
| dbo:wikiPageWikiLink |
dbr:Electronic_hardware dbr:Encryption dbr:Application-specific_integrated_circuit dbr:Von_Neumann_bottleneck dbr:CompactRIO dbr:Computing_with_Memory dbr:SIMD dbr:Gerald_Estrin dbr:Moore's_law dbr:Coprocessor dbr:Arithmetic_logic_unit dbr:M-Labs dbr:Computer_architecture dbr:Parallel_computing dbr:PipeRench dbr:Datapath dbr:The_Journal_of_Supercomputing dbc:Digital_electronics dbr:FPGA dbr:Nick_Tredennick dbr:PCI_Express dbr:Glossary_of_reconfigurable_computing dbr:Multi-core_processor dbr:Resource_management_(computing) dbr:1chipMSX dbc:Reconfigurable_computing dbr:High-performance_computing dbr:Mitrionics dbr:C-One dbr:Sprinter_(computer) dbr:Field-programmable_gate_array dbr:IBM dbr:ILAND_project dbr:Intel dbr:Microprocessor dbr:National_Instruments dbr:National_Science_Foundation dbr:Xilinx dbr:Pattern_matching dbr:Software dbr:Von_Neumann_architecture dbr:IBM_Power_microprocessors dbr:Image_processing dbr:Single_assignment dbr:SciEngines_GmbH dbr:Peripheral dbr:PSoC dbr:Field_programmable_gate_array dbr:Supercomputing dbr:Circuitry dbr:RDPA dbr:Reconfigurable_datapath_array dbr:Anti-machine dbr:Anti_machine dbr:Morgan_Kaufmann dbr:Flowware dbr:File:FPGARetrocomputing.jpg |
| dbp:wikiPageUsesTemplate |
dbt:Citation_needed dbt:Div_col dbt:Div_col_end dbt:Main dbt:More_citations_needed_section dbt:Original_research_section dbt:Reflist dbt:Short_description dbt:Technical dbt:Use_American_English dbt:Programmable_Logic |
| dct:subject |
dbc:Digital_electronics dbc:Reconfigurable_computing |
| gold:hypernym |
dbr:Architecture |
| rdf:type |
dbo:Company yago:Abstraction100002137 yago:Arrangement107938773 yago:Array107939382 yago:Group100031264 yago:WikicatGateArrays |
| rdfs:comment |
الحوسبة القابلة لإعادة التشكيل (بالإنجليزية: Reconfigurable Computing) هي معمارية الحاسوب التي تتضمن برمجيات مرنة وأداء دقيقا للأجهزة. ويتيح هذا النوع من الحوسبة للمستخدم أن يعيد تشكيل البنية الداخلية لنظام الحاسوب لتتوافق مع المهام المراد تنفيذها، وعليه، الحصول على سرعة أعلى لتنفيذ المهمة المطلوبة. ويجمع هذا النوع من الحوسبة بين سرعة الدارات المصممة لتنفيذ مهمة محددة (Application Specific Integrated Circuit ASIC) ومرونة الدارات المصممة لتنفيذ أية مهمة عامة. (ar) Der Begriff Reconfigurable Computing (engl.) bezeichnet das Gebiet der rekonfigurierbaren Rechensysteme und ihrer Anwendungen. Hierbei handelt es sich um Rechensysteme, die in ihrer Struktur programmierbar sind, wie beispielsweise auf der Basis von FPGAs – im Gegensatz zu herkömmlichen Von-Neumann-Rechnern, deren Befehlsströme in einer festen Struktur ablaufen und die via Zeitplanung programmiert werden (instruction scheduling). (de) Reconfigurable computing is a computer architecture combining some of the flexibility of software with the high performance of hardware by processing with very flexible high speed computing fabrics like field-programmable gate arrays (FPGAs). The principal difference when compared to using ordinary microprocessors is the ability to make substantial changes to the datapath itself in addition to the control flow. On the other hand, the main difference from custom hardware, i.e. application-specific integrated circuits (ASICs) is the possibility to adapt the hardware during runtime by "loading" a new circuit on the reconfigurable fabric. (en) 再構成可能コンピューティング（さいこうせいかのうコンピューティング、Reconfigurable Computing）は、ソフトウェアの持つ柔軟性とFPGAなどの高度に柔軟な高速コンピューティング構造による高性能ハードウェア処理を組合わせたコンピュータ・アーキテクチャである。一般的なマイクロプロセッサを使った場合との根本的な違いは、制御フローに加えて実際のデータ経路を変更する能力があることである。一方、ASICなどの専用ハードウェアとの主な違いは、再構成可能な構造に動作中でも新たな回路構成を「ロード」することができる適応能力である。 (ja) 可重組計算（Reconfigurable computing） 是一種具有高度彈性的。和使用平常的微處理器主要不同的地方在於，可重組計算具有能力對和控制流程做實質上的改變。 (zh) Obliczenia rekonfigurowalne – architektura komputera łącząca elastyczność procesorów ogólnego przeznaczenia z wysoką wydajnością specjalizowanych układów scalonych. Jest to możliwe dzięki zastosowaniu szybkich bezpośrednio programowalnych macierzy bramek logicznych (ang. field-programmable gate array – FPGA). (pl) |
| rdfs:label |
Reconfigurable computing (en) حوسبة قابلة لإعادة التشكيل (ar) Reconfigurable Computing (de) 再構成可能コンピューティング (ja) Obliczenia rekonfigurowalne (pl) 可重組計算 (zh) |
| owl:sameAs |
freebase:Reconfigurable computing wikidata:Reconfigurable computing dbpedia-ar:Reconfigurable computing dbpedia-de:Reconfigurable computing dbpedia-hu:Reconfigurable computing dbpedia-ja:Reconfigurable computing dbpedia-pl:Reconfigurable computing dbpedia-tr:Reconfigurable computing dbpedia-zh:Reconfigurable computing https://global.dbpedia.org/id/2GUX6 |
| prov:wasDerivedFrom |
wikipedia-en:Reconfigurable_computing?oldid=1107624488&ns=0 |
| foaf:depiction |
wiki-commons:Special:FilePath/FPGARetrocomputing.jpg |
| foaf:isPrimaryTopicOf |
wikipedia-en:Reconfigurable_computing |
| is dbo:academicDiscipline of |
dbr:James_Hoe |
| is dbo:wikiPageDisambiguates of |
dbr:RC |
| is dbo:wikiPageRedirects of |
dbr:Hprc dbr:Comparison_of_reconfigurable_computing_systems dbr:Reconfigurable_Supercomputing dbr:Data_Path_Array dbr:Data_Path_Unit dbr:FPGA_computing dbr:Reconfigurable_Computing dbr:High-Performance_Reconfigurable_Computing dbr:Dynamically_configurable_processor dbr:RDPU dbr:Configurable_computing dbr:High-performance_reconfigurable_computing dbr:Adaptive_computing dbr:Reconfigurable_Data_Path_Unit dbr:Reconfigurable_computing_paradox dbr:Reconfigurable_logic dbr:Reconfigurable_supercomputing dbr:Reconfigurable_system dbr:Partial_re-configuration |
| is dbo:wikiPageWikiLink of |
dbr:List_of_ZX_Spectrum_clones dbr:List_of_emerging_technologies dbr:Benchmark_(computing) dbr:Application-specific_integrated_circuit dbr:Hprc dbr:Cypress_PSoC dbr:EFuse dbr:Individual_Computers dbr:Information_Sciences_Institute dbr:Comparison_of_reconfigurable_computing_systems dbr:Configware/Software-Co-Compilation dbr:Memristor dbr:Gerald_Estrin dbr:Control_store dbr:LISA_(Language_for_Instruction_Set_Architecture) dbr:Reconfigure dbr:M-Labs dbr:Computational_RAM dbr:Computer_architecture dbr:Hardware_acceleration dbr:Parallel_computing dbr:Programmable_logic_device dbr:PipeRench dbr:Datapath dbr:Lateral_computing dbr:Logic_block dbr:Adaptive_architecture dbr:Ferdinand_Peper dbr:FpgaC dbr:Glossary_of_reconfigurable_computing dbr:Granularity dbr:RASC dbr:RC dbr:Richard_Shoup_(programmer) dbr:James_Hoe dbr:Processor_design dbr:AI_accelerator dbr:Jim_Woodcock dbr:Mitrionics dbr:Reconfigurable_Supercomputing dbr:Xputer dbr:Field-programmable_gate_array dbr:Field-programmable_object_array dbr:Data_Path_Array dbr:Data_Path_Unit dbr:FPGA_computing dbr:Instruction_set_architecture dbr:Reconfigurable_Computing dbr:Seymour_Cray dbr:Sandhya_Dwarkadas dbr:System_on_a_chip dbr:Server_(computing) dbr:Soft_core_(synthesis) dbr:Smith–Waterman_algorithm dbr:IPFlex dbr:Evolvable_hardware dbr:Nanoelectronics dbr:High-Performance_Reconfigurable_Computing dbr:SciEngines_GmbH dbr:Soft_microprocessor dbr:Dynamically_configurable_processor dbr:RDPU dbr:Configurable_computing dbr:High-performance_reconfigurable_computing dbr:Adaptive_computing dbr:Reconfigurable_Data_Path_Unit dbr:Reconfigurable_computing_paradox dbr:Reconfigurable_logic dbr:Reconfigurable_supercomputing dbr:Reconfigurable_system dbr:Partial_re-configuration |
| is dbp:fields of |
dbr:James_Hoe |
| is foaf:primaryTopic of |
wikipedia-en:Reconfigurable_computing |
