Intel QuickPath Interconnect (original) (raw)
QuickPath Interconnect (kurz: QPI) ist eine von Intel entwickelte Punkt-zu-Punkt-Verbindung für die Kommunikation zwischen Prozessoren untereinander und für die Kommunikation zwischen Prozessoren und Chipsatz. QPI ist im Gegensatz zu seinem Vorgänger Front Side Bus (FSB) kein Bussystem, sondern ein Routing-Mechanismus, der dafür sorgt, dass Datenpakete in einem Netzwerk aus mehreren Prozessoren die richtige Empfänger-CPU erreichen. QPI wurde als Common System Interface (CSI) entwickelt und löste ab dem Core i7 und der damit verbundenen Einführung der Nehalem-Architektur den FSB bei Intel-basierten Systemen ab.
| Property | Value |
|---|---|
| dbo:abstract | QuickPath Interconnect (kurz: QPI) ist eine von Intel entwickelte Punkt-zu-Punkt-Verbindung für die Kommunikation zwischen Prozessoren untereinander und für die Kommunikation zwischen Prozessoren und Chipsatz. QPI ist im Gegensatz zu seinem Vorgänger Front Side Bus (FSB) kein Bussystem, sondern ein Routing-Mechanismus, der dafür sorgt, dass Datenpakete in einem Netzwerk aus mehreren Prozessoren die richtige Empfänger-CPU erreichen. QPI wurde als Common System Interface (CSI) entwickelt und löste ab dem Core i7 und der damit verbundenen Einführung der Nehalem-Architektur den FSB bei Intel-basierten Systemen ab. (de) The Intel QuickPath Interconnect (QPI) is a point-to-point processor interconnect developed by Intel which replaced the front-side bus (FSB) in Xeon, Itanium, and certain desktop platforms starting in 2008. It increased the scalability and available bandwidth. Prior to the name's announcement, Intel referred to it as Common System Interface (CSI). Earlier incarnations were known as Yet Another Protocol (YAP) and YAP+. QPI 1.1 is a significantly revamped version introduced with Sandy Bridge-EP (Romley platform). QPI was replaced by Intel Ultra Path Interconnect (UPI) in Skylake-SP Xeon processors based on LGA 3647 socket. (en) El Intel QuickPath Interconnect ("QuickPath", "QPI") es una conexión punto a punto con el procesador desarrollado por Intel para competir con HyperTransport. Antes de revelar su nombre, Intel lo mencionaba como Common System Interface o "CSI" . Los primeros desarrollos fueron conocidos como YAP (Yet Another Protocol) y YAP+. El desarrollo fue hecho en el Massachusetts Microprocessor Design as Desktop, Xeon e Itanium. Intel lo lanzó en noviembre de 2008 en su familia de procesadores Intel Core i7 y en el chipset , y es usado en los procesadores Nehalem, y Sandy Bridge. El QPI es un elemento de un sistema de arquitectura que Intel llama QuickPath architecture que implementa como Intel llama QuickPath technology. Tal como el HyperTransport de AMD, la arquitectura QuickPath Architecture asume que el procesador tiene un controlador de memoria integrado, obligando así a los multiprocesadores a usar una arquitectura NUMA. Cada QPI comprime 2 conexiones punto a punto de 20-bit, una para cada dirección, para un total de 42 señales. Cada señal es un par diferencial, formando así un número de 84. El QuickPath reporta velocidades de 4,8 a 6,4 GT/s por segundo por dirección. El ancho de banda va de 12,0 a 16,0 GB/s por dirección, o 24,0 a 32,0 GB/s por conexión. La implementación inicial en el Nehalem usa una conexión de 25,6 GB/s a 20-bit. Esta conexión provee exactamente el doble del ancho de banda teórico de un FSB de Intel a 1600 MHz (usados en el chipset ). * Los procesadores actuales operan con conexiones de 16 bit. La velocidad de reloj a la cual opera viene determinada por el procesador; el Core i7 920 y 940 funcionan con conexiones de 9,6 GB/s unidireccionales y 19,2 GB/s bidireccionales mientras el Core i7 965XE usa 12,8 GB/s y 25,6 GB/s respectivamente. (es) Le QuickPath Interconnect, ou QPI (anciennement CSI pour common system interface), est un bus informatique développé par Intel dans le but de remplacer le bus système parallèle FSB. Le principal intérêt du bus QPI provient de sa topologie point à point : le bus connectant les processeurs au chipset n'est plus partagé. Similaire au bus HyperTransport présent sur les processeurs Athlon 64 et postérieurs produits par AMD. La première architecture à implémenter le bus QPI est Nehalem ; les premiers processeurs à l'utiliser ont été disponibles à la vente fin 2008 (fr) Con il nome di Intel QuickPath Interconnect o QPI (precedentemente conosciuto come Common Systems Interconnect o CSI) Intel indica un nuovo tipo di bus seriale che, a partire dal 2008 è stato introdotto in alcuni processori nei settori desktop e server di marca Intel. Si tratta di un nuovo tipo di BUS di comunicazione che ha fatto il suo debutto sul mercato grazie ai primi processori basati sulla nuova architettura Nehalem (successiva alla Intel Core Microarchitecture) e conosciuti come Core i7 Bloomfield, ma che successivamente verrà estesa anche al settore server della linea IA-64 per il quale Intel sta sviluppando il futuro Itanium 2 Tukwila. (it) インテル QuickPath インターコネクト (QuickPath Interconnect, QPI)はインテルが開発したポイント・ツー・ポイントのプロセッサ接続技術である。名前が発表される前、インテルはCommon System Interface (CSI)と称していた。それ以前には、YAP(Yet Another Protocol)、YAP+として知られていた。開発は、DECのAlpha開発グループからインテルに移籍したメンバーによってインテルのMMDC (Massachusetts Microprocessor Design Center) で行われた。QPIはデスクトップ、Xeon、Itaniumプラットフォームのフロントサイドバスを置き換える。2008年11月、インテルは最初にIntel Core i7デスクトッププロセッサとチップセットの組み合わせで採用した。2009年3月にNehalemマイクロアーキテクチャベースのXeon5500に使用され、将来はNehalemマイクロアーキテクチャベースのXeonプロセッサとベースのItaniumプロセッサで使用される予定である。 (ja) 퀵패스 인터커넥트(QuickPath Interconnect)는 QPI 또는 퀵패스로도 불리며, 기존의 FSB를 대신하며 마이크로프로세서간 또는 마이크로프로세서와 칩셋과의 외부 접속을 위해 인텔이 개발한 버스 프로토콜의 이름이다. 고속, 고효율적인 패킷 기반의 점대점(point-to-point) 상호 연결 버스이다. 인텔의 CPU 중 내장된 메모리 컨트롤러를 사용하는 차세대 CPU에 이 기술이 쓰이며, 네할렘 마이크로아키텍처를 사용하는 인텔 코어 i7 데스크톱 프로세서와 서버 프로세서, 그리고 아이테니엄의 투킬라 프로세서부터 사용된다. (ko) Intel QuickPath Interconnect (QPI) – szybkie łącze typu Point-to-Point wprowadzone w listopadzie 2008 roku, będące odpowiednikiem i odpowiedzią Intela na HyperTransport stosowany w procesorach AMD od 2003 r.; następca FSB dla platform Core i3, Core i5, Core i7, Itanium i Xeon. „Magistrala” QuickPath zawiera zintegrowany kontroler pamięci oraz ulepszone łącza komunikacyjne pomiędzy elementami systemu, co znacznie zwiększa jej ogólną wydajność. Wszystkie linie sygnałowe stosowane wcześniej w FSB zostały usunięte i zastąpione wewnętrznie przesyłanymi komunikatami upraszczając konstrukcje QPI. Po raz pierwszy to łącze zostało wprowadzone w mikroprocesorach Intel Core i7-9xx i chipsetach X58 w listopadzie 2008 r., cztery miesiące później w Xeonach o mikroarchitekturze Nehalem, a po kolejnych 11 miesiącach w procesorach Itanium o nazwie kodowej Tukwila. QuickPath to połączenie typu Point-to-Point, składające się jednej linii taktującej zegara i 20 linii danych dla każdego kierunku transmisji, co daje w sumie 42 linie sygnałowe, a ponieważ każda linia to para przewodów, więc QPI tworzy łącze 84-pinowe. Każda z szyn 20-liniowych podzielona jest na 4 grupy (zwane kwadrantami) po 5 linii, po których realizowane są transfery w jednostkach 80-bitowych zwanych flit (ang. flow control unit), składających się z 8 bitów detekcji błędów, 8 bitów nagłówka i 64 bitów danych, przesyłanych w 4 transferach, po 2 na każdy z 2 cykli zegarowych (8+8+64 → 20×2×2). Początkowe implementacje QPI obejmowały tylko jedno 4-kwadrantowe połączenie, jednak specyfikacja pozwala również na inne konfiguracje. Każdy kwadrant może być użyty niezależnie, a w serwerach o wysokiej dostępności QPI może działać nawet w trybie awaryjnym. Jeżeli jedna lub więcej linii łącza 20+1 zostanie uszkodzonych, to interfejs może zacząć działać w trybie 10+1 lub 5+1 korzystając z pozostałych linii działających prawidłowo, a nawet może przenieść uszkodzoną linię zegara na jedną z linii danych. Do taktowania QPI stosowane są zegary o częstotliwości 2,4 GHz, 2,93 GHz, 3,2 GHz, 4,0 GHz lub 4,8 GHz. Przepustowość wyznaczana jest uwzględniając tylko 64 bity danych na każdą z 80-bitowych jednostek, a ponieważ są one przesyłane w 2 cyklach zegarowych, to w każdym z nich przesyłane są 32 bity. Na podstawie tych informacji można określić, że typowe łącze QPI taktowane zegarem 3,2 GHz, przesyłające 32 bity na cykl i pozwalające na transmisję w obu kierunkach jednocześnie osiąga przepustowość 25,6 GB/s (3,2×32×2 = 204,8 Gb/s = 25,6 GB/s). Ta wartość jest dwukrotnością przepustowości magistrali FSB 1,6 GHz stosowanej w chipsecie X48. Łącze QPI zostanie zastąpione przez Intel UltraPath Interconnect (UPI) w procesorach Xeon o mikroarchitekturze Skylake EX/EP bazującej na gnieździe LGA 3647. (pl) Intel QuickPath Interconnect (QPI) is een technologie, ontwikkeld door Intel, geïntroduceerd in 2008, die de processor via point-to-point-verbindingen rechtstreeks met het werkgeheugen moet verbinden. QPI was ontworpen om te kunnen concurreren met AMD's HyperTransport-technologie die al in gebruik is sinds 2003. De werking van Intel QPI en AMD HyperTransport lijken erg goed op elkaar. Omdat de geheugencontroller bij oudere architecturen in de Northbridge verwerkt was en al het verkeer tussen het werkgeheugen en de processor via de Northbridge moest verlopen was de snelheid van de werking van de computer sterk afhankelijk van de kloksnelheid van de front-side bus, die de processor met de Northbridge verbond. Omdat de kloksnelheid van de front-side bus maar een fractie was van de snelheid van de processor vormde deze architectuur een grote bottleneck. (nl) Intel QuickPath Interconnect (QuickPath, сокр. QPI, ранее Common System Interface, CSI) — последовательная кэш-когерентная шина типа точка-точка разработанная фирмой Intel для соединения процессоров в многопроцессорных системах и для передачи данных между процессором и чипсетом. QPI создавалась в ответ на разработанную ранее консорциумом во главе с фирмой AMD шину HyperTransport. Шина QuickPath была создана для замены применявшейся ранее шины Front Side Bus, которая осуществляла связь между центральным процессором и северным мостом материнской платы. Первые процессоры с интерфейсом QuickPath были выпущены на рынок в 2008 году. По состоянию на начало 2010 года, внешний интерфейс QuickPath используется только в сериях процессоров Xeon и Core i7 с ядром Nehalem для разъёма LGA 1366, а также будет использоваться в следующем поколении Itanium (ядро Tukwila). При этом чипсеты для разъёма LGA 1366 используют шину DMI для связи между северным и южным мостом. Процессоры для разъёма LGA 1156 не имеют внешнего интерфейса QuickPath, поскольку чипсеты для данного разъёма поддерживают только однопроцессорную конфигурацию, а функциональность северного моста встроена в сам процессор (и, следовательно, для связи процессора с аналогом южного моста используется шина DMI). Однако внутри процессора LGA 1156 связь между ядрами и встроенным контроллером PCIe осуществляется через встроенную шину QuickPath. Каждое соединение шины QuickPath состоит из пары односторонних каналов, каждый из которых физически реализован как 20 дифференциальных пар проводов. Данные передаются в виде пакетов (дейтаграмм). Пропускная способность одного канала составляет от 4,8 до 6,4 GT/s (гигатранзакций в секунду). Одна передача содержит 16 бит полезной нагрузки, следовательно, теоретическая суммарная пропускная способность одного соединения (в двух направлениях) — от 19,2 до 25,6 гигабайт в секунду (то есть от 9,6 до 12,8 гигабайт/с в каждую сторону); при этом один процессор может иметь несколько соединений. (ru) Na tecnologia da informação, Quickpath interconnect é uma conexão ponto-a-ponto unidirecional de alta velocidade, disponibilizada e desenvolvida na segunda metade de 2008 pelo Intel MMDC (Massachusetts Microprocessor Design Center) e membros da DEC Alpha's Development Group (adquirida pela Intel). É usado em processadores para comunicação com dispositivos de I/O, tais como placas de vídeo e controladoras. Com a implementação do Quickpath em seus processadores, os mesmos passam a utilizar uma arquitetura de conexão direta para comunicação externa.Os processadores que implementam o Quickpath como o core i7 contam ainda com um controlador de memória DDR3 integrado de 3 canais, o que aumenta a largura de banda total do processador e particularmente diminui a latência de acesso a memória, já que com o controlador implementado diretamente no die do processador, a memória é acessada diretamente, o que não acontecia com o legado Front Side Bus, onde os dados que trafegavam entre a memória e o processador passavam por esse barramento, criando assim um gargalo. (pt) 快速通道互联（英語：Intel QuickPath Interconnect，縮寫：QPI），是一種由英特爾開發並使用的點對點處理器互聯架構，用來實現CPU之間的互聯。英特爾在2008年開始用QPI取代以往用於至強、安騰處理器的前端匯流排（FSB）。初期，英特爾給這種連接架構的名稱是「公共系统界面」（Common System Interface ，CSI），它的早期設計形態亦被稱為Yet Another Protocol（YAP）和YAP+。 英特爾在發布Sandy Bridge-EP核心（Romley平台）後，也順勢公佈首代QPI的改進版QPI 1.1版本。Intel於2017年發佈的SkyLake-SP Xeon中，用UPI（UltraPath Interconnect）取代QPI。 (zh) Intel QuickPath Interconnect або просто QuickPath, скорочено QPI (раніше Common System Interface, CSI) — послідовна кеш-когерентна шина типу точка-точка для з'єднання процесорів між собою і з чипсетом, розроблена фірмою Intel. QPI створювалась у відповідь на розроблену раніше консорціумом на чолі з фірмою AMD шину HyperTransport. Шина QuickPath була створена для заміни застосовуваної раніше шини Front Side Bus, яка здійснювала зв'язок між центральним процесором і північним мостом материнської плати. Перші процесори з інтерфейсом QuickPath були випущені на ринок в 2008 році. Станом на початок 2010 року зовнішній інтерфейс QuickPath використовується тільки в серіях процесорів Xeon і Core i7 з ядром Nehalem для роз'єму LGA 1366, а також буде використовуватися в наступному поколінні Itanium (ядро Tukwila). При цьому чипсети для роз'єму LGA 1366 використовують шину DMI для зв'язку між північним і південним мостом. Процесори для роз'єму LGA 1156 не мають зовнішнього інтерфейсу QuickPath, оскільки чипсети для даного роз'єму підтримують тільки однопроцесорну конфігурацію, а функціональність північного мосту вбудована в сам процесор (і отже, для зв'язку процесора з аналогом південного мосту використовується шина DMI). Проте всередині процесора LGA 1156 зв'язок між ядрами і вбудованим контролером PCIe здійснюється через вбудовану шину QuickPath. Кожне з'єднання шини QuickPath складається з пари односторонніх каналів, кожен з яких фізично реалізований як 20 диференціальних пар проводів. Дані передаються у вигляді пакетів (дейтаграм). Пропускна здатність одного каналу становить від 4,8 до 6,4 мільярда передач в секунду. Одна передача містить 16 біт корисного навантаження, отже теоретична сумарна пропускна здатність одного з'єднання (у двох напрямках) — від 19,2 до 25,6 гігабайт на секунду (тобто від 9,6 до 12,8 гігабайт / с в кожну сторону); при цьому один процесор може мати кілька з'єднань. (uk) |
| dbo:thumbnail | wiki-commons:Special:FilePath/Intel_Nehalem_arch.svg?width=300 |
| dbo:wikiPageExternalLink | https://arstechnica.com/gadgets/2008/04/what-you-need-to-know-about-nehalem/ http://www.intel.com/content/www/us/en/io/quickpath-technology/quick-path-interconnect-introduction-paper.html http://www.realworldtech.com/common-system-interface/ http://www.xbitlabs.com/articles/cpu/display/nehalem-microarchitecture_8.html%23sect0 http://www.hotchips.org/wp-content/uploads/hc_archives/hc21/1_sun/HC21.23.1.SystemInterconnectTutorial-Epub/HC21.23.120.Safranek-Intel-QPI.pdf |
| dbo:wikiPageID | 1626918 (xsd:integer) |
| dbo:wikiPageLength | 17404 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1066178997 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Sandy_Bridge dbr:Memory_controller dbr:Sandy_Bridge-EP dbr:Intel_Ultra_Path_Interconnect dbr:Intel_X58 dbc:Serial_buses dbr:LGA_1156 dbr:Chipset dbr:Skylake_(microarchitecture) dbr:Front-side_bus dbr:Full_duplex dbr:Westmere_(microarchitecture) dbr:Advanced_Micro_Devices dbc:Intel_products dbr:DEC_Alpha dbr:Non-uniform_memory_access dbr:PCI_Express dbr:Direct_Media_Interface dbr:Flit_(computer_networking) dbr:Flow_control_(data) dbr:Electrical_connection dbr:Synchronous_circuit dbr:Itanium dbr:HyperTransport dbr:Arrandale dbr:Ars_Technica dbc:Computer_buses dbr:LGA_3647 dbr:Bloomfield_(microprocessor) dbr:Elastic_interface_bus dbr:Skylake-SP dbr:Differential_signaling dbr:Digital_Equipment_Corporation dbr:Clarkdale_(microprocessor) dbr:Clarksfield_(microprocessor) dbr:Intel dbr:Intel_Core_i7 dbr:Microprocessor dbr:Nehalem_(microarchitecture) dbr:OSI_model dbr:RapidIO dbr:Northbridge_(computing) dbr:Lynnfield_(microprocessor) dbr:Uncore dbr:Xeon dbr:List_of_device_bandwidths dbr:Cache_coherency dbr:Romley dbr:File:Intel_Nehalem_arch.svg |
| dbp:wikiPageUsesTemplate | dbt:Reflist dbt:Rp dbt:Short_description dbt:Computer-bus dbt:Outdated dbt:Intel_technology |
| dcterms:subject | dbc:Serial_buses dbc:Intel_products dbc:Computer_buses |
| gold:hypernym | dbr:Processor |
| rdf:type | dbo:Software yago:WikicatMicroprocessors yago:Artifact100021939 yago:Chip103020034 yago:Commodity103076708 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Merchandise103748886 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 yago:WikicatIntelProducts yago:SemiconductorDevice104171831 yago:Whole100003553 |
| rdfs:comment | QuickPath Interconnect (kurz: QPI) ist eine von Intel entwickelte Punkt-zu-Punkt-Verbindung für die Kommunikation zwischen Prozessoren untereinander und für die Kommunikation zwischen Prozessoren und Chipsatz. QPI ist im Gegensatz zu seinem Vorgänger Front Side Bus (FSB) kein Bussystem, sondern ein Routing-Mechanismus, der dafür sorgt, dass Datenpakete in einem Netzwerk aus mehreren Prozessoren die richtige Empfänger-CPU erreichen. QPI wurde als Common System Interface (CSI) entwickelt und löste ab dem Core i7 und der damit verbundenen Einführung der Nehalem-Architektur den FSB bei Intel-basierten Systemen ab. (de) Le QuickPath Interconnect, ou QPI (anciennement CSI pour common system interface), est un bus informatique développé par Intel dans le but de remplacer le bus système parallèle FSB. Le principal intérêt du bus QPI provient de sa topologie point à point : le bus connectant les processeurs au chipset n'est plus partagé. Similaire au bus HyperTransport présent sur les processeurs Athlon 64 et postérieurs produits par AMD. La première architecture à implémenter le bus QPI est Nehalem ; les premiers processeurs à l'utiliser ont été disponibles à la vente fin 2008 (fr) インテル QuickPath インターコネクト (QuickPath Interconnect, QPI)はインテルが開発したポイント・ツー・ポイントのプロセッサ接続技術である。名前が発表される前、インテルはCommon System Interface (CSI)と称していた。それ以前には、YAP(Yet Another Protocol)、YAP+として知られていた。開発は、DECのAlpha開発グループからインテルに移籍したメンバーによってインテルのMMDC (Massachusetts Microprocessor Design Center) で行われた。QPIはデスクトップ、Xeon、Itaniumプラットフォームのフロントサイドバスを置き換える。2008年11月、インテルは最初にIntel Core i7デスクトッププロセッサとチップセットの組み合わせで採用した。2009年3月にNehalemマイクロアーキテクチャベースのXeon5500に使用され、将来はNehalemマイクロアーキテクチャベースのXeonプロセッサとベースのItaniumプロセッサで使用される予定である。 (ja) 퀵패스 인터커넥트(QuickPath Interconnect)는 QPI 또는 퀵패스로도 불리며, 기존의 FSB를 대신하며 마이크로프로세서간 또는 마이크로프로세서와 칩셋과의 외부 접속을 위해 인텔이 개발한 버스 프로토콜의 이름이다. 고속, 고효율적인 패킷 기반의 점대점(point-to-point) 상호 연결 버스이다. 인텔의 CPU 중 내장된 메모리 컨트롤러를 사용하는 차세대 CPU에 이 기술이 쓰이며, 네할렘 마이크로아키텍처를 사용하는 인텔 코어 i7 데스크톱 프로세서와 서버 프로세서, 그리고 아이테니엄의 투킬라 프로세서부터 사용된다. (ko) 快速通道互联（英語：Intel QuickPath Interconnect，縮寫：QPI），是一種由英特爾開發並使用的點對點處理器互聯架構，用來實現CPU之間的互聯。英特爾在2008年開始用QPI取代以往用於至強、安騰處理器的前端匯流排（FSB）。初期，英特爾給這種連接架構的名稱是「公共系统界面」（Common System Interface ，CSI），它的早期設計形態亦被稱為Yet Another Protocol（YAP）和YAP+。 英特爾在發布Sandy Bridge-EP核心（Romley平台）後，也順勢公佈首代QPI的改進版QPI 1.1版本。Intel於2017年發佈的SkyLake-SP Xeon中，用UPI（UltraPath Interconnect）取代QPI。 (zh) The Intel QuickPath Interconnect (QPI) is a point-to-point processor interconnect developed by Intel which replaced the front-side bus (FSB) in Xeon, Itanium, and certain desktop platforms starting in 2008. It increased the scalability and available bandwidth. Prior to the name's announcement, Intel referred to it as Common System Interface (CSI). Earlier incarnations were known as Yet Another Protocol (YAP) and YAP+. QPI 1.1 is a significantly revamped version introduced with Sandy Bridge-EP (Romley platform). (en) El Intel QuickPath Interconnect ("QuickPath", "QPI") es una conexión punto a punto con el procesador desarrollado por Intel para competir con HyperTransport. Antes de revelar su nombre, Intel lo mencionaba como Common System Interface o "CSI" . Los primeros desarrollos fueron conocidos como YAP (Yet Another Protocol) y YAP+. El desarrollo fue hecho en el Massachusetts Microprocessor Design as Desktop, Xeon e Itanium. Intel lo lanzó en noviembre de 2008 en su familia de procesadores Intel Core i7 y en el chipset , y es usado en los procesadores Nehalem, y Sandy Bridge. (es) Con il nome di Intel QuickPath Interconnect o QPI (precedentemente conosciuto come Common Systems Interconnect o CSI) Intel indica un nuovo tipo di bus seriale che, a partire dal 2008 è stato introdotto in alcuni processori nei settori desktop e server di marca Intel. (it) Intel QuickPath Interconnect (QPI) is een technologie, ontwikkeld door Intel, geïntroduceerd in 2008, die de processor via point-to-point-verbindingen rechtstreeks met het werkgeheugen moet verbinden. QPI was ontworpen om te kunnen concurreren met AMD's HyperTransport-technologie die al in gebruik is sinds 2003. De werking van Intel QPI en AMD HyperTransport lijken erg goed op elkaar. (nl) Intel QuickPath Interconnect (QPI) – szybkie łącze typu Point-to-Point wprowadzone w listopadzie 2008 roku, będące odpowiednikiem i odpowiedzią Intela na HyperTransport stosowany w procesorach AMD od 2003 r.; następca FSB dla platform Core i3, Core i5, Core i7, Itanium i Xeon. „Magistrala” QuickPath zawiera zintegrowany kontroler pamięci oraz ulepszone łącza komunikacyjne pomiędzy elementami systemu, co znacznie zwiększa jej ogólną wydajność. Wszystkie linie sygnałowe stosowane wcześniej w FSB zostały usunięte i zastąpione wewnętrznie przesyłanymi komunikatami upraszczając konstrukcje QPI. Po raz pierwszy to łącze zostało wprowadzone w mikroprocesorach Intel Core i7-9xx i chipsetach X58 w listopadzie 2008 r., cztery miesiące później w Xeonach o mikroarchitekturze Nehalem, a po kolejnych 11 (pl) Na tecnologia da informação, Quickpath interconnect é uma conexão ponto-a-ponto unidirecional de alta velocidade, disponibilizada e desenvolvida na segunda metade de 2008 pelo Intel MMDC (Massachusetts Microprocessor Design Center) e membros da DEC Alpha's Development Group (adquirida pela Intel). É usado em processadores para comunicação com dispositivos de I/O, tais como placas de vídeo e controladoras. Com a implementação do Quickpath em seus processadores, os mesmos passam a utilizar uma arquitetura de conexão direta para comunicação externa.Os processadores que implementam o Quickpath como o core i7 contam ainda com um controlador de memória DDR3 integrado de 3 canais, o que aumenta a largura de banda total do processador e particularmente diminui a latência de acesso a memória, já qu (pt) Intel QuickPath Interconnect (QuickPath, сокр. QPI, ранее Common System Interface, CSI) — последовательная кэш-когерентная шина типа точка-точка разработанная фирмой Intel для соединения процессоров в многопроцессорных системах и для передачи данных между процессором и чипсетом. QPI создавалась в ответ на разработанную ранее консорциумом во главе с фирмой AMD шину HyperTransport. (ru) Intel QuickPath Interconnect або просто QuickPath, скорочено QPI (раніше Common System Interface, CSI) — послідовна кеш-когерентна шина типу точка-точка для з'єднання процесорів між собою і з чипсетом, розроблена фірмою Intel. QPI створювалась у відповідь на розроблену раніше консорціумом на чолі з фірмою AMD шину HyperTransport. (uk) |
| rdfs:label | Intel QuickPath Interconnect (de) Intel QuickPath Interconnect (es) QuickPath Interconnect (fr) Intel QuickPath Interconnect (en) Intel QuickPath Interconnect (it) インテル QuickPath インターコネクト (ja) 퀵패스 인터커넥트 (ko) Intel QuickPath Interconnect (nl) Intel QuickPath Interconnect (pt) Intel QuickPath Interconnect (pl) QuickPath Interconnect (ru) QuickPath Interconnect (uk) 快速通道互联 (zh) |
| owl:sameAs | freebase:Intel QuickPath Interconnect yago-res:Intel QuickPath Interconnect wikidata:Intel QuickPath Interconnect dbpedia-az:Intel QuickPath Interconnect dbpedia-de:Intel QuickPath Interconnect dbpedia-es:Intel QuickPath Interconnect dbpedia-et:Intel QuickPath Interconnect dbpedia-fi:Intel QuickPath Interconnect dbpedia-fr:Intel QuickPath Interconnect dbpedia-he:Intel QuickPath Interconnect dbpedia-it:Intel QuickPath Interconnect dbpedia-ja:Intel QuickPath Interconnect dbpedia-ko:Intel QuickPath Interconnect dbpedia-nl:Intel QuickPath Interconnect dbpedia-pl:Intel QuickPath Interconnect dbpedia-pt:Intel QuickPath Interconnect dbpedia-ru:Intel QuickPath Interconnect dbpedia-uk:Intel QuickPath Interconnect dbpedia-zh:Intel QuickPath Interconnect https://global.dbpedia.org/id/Ec4b |
| prov:wasDerivedFrom | wikipedia-en:Intel_QuickPath_Interconnect?oldid=1066178997&ns=0 |
| foaf:depiction | wiki-commons:Special:FilePath/Intel_Nehalem_arch.svg |
| foaf:isPrimaryTopicOf | wikipedia-en:Intel_QuickPath_Interconnect |
| is dbo:wikiPageRedirects of | dbr:QPI dbr:Common_System_Interface dbr:Intel_QPI dbr:QPI_interface dbr:QuickPath dbr:QuickPath_Interconnect dbr:Quick_Path_Interconnect dbr:Quickpath dbr:Common_Serial_Interconnect dbr:Common_Serial_Interconnection dbr:Common_serial_interconnect |
| is dbo:wikiPageWikiLink of | dbr:Sandy_Bridge dbr:Dell_Precision dbr:List_of_Intel_Core_i7_processors dbr:List_of_Mac_models_grouped_by_CPU_type dbr:Intel_5_Series dbr:Intel_Sandy_Bridge-based_Xeon_microprocessors dbr:Intel_Ultra_Path_Interconnect dbr:Intel_X58 dbr:QPI dbr:Compute_Express_Link dbr:QPACE2 dbr:Coherent_Accelerator_Processor_Interface dbr:LGA_1248 dbr:LGA_1356 dbr:LGA_1366 dbr:LGA_1567 dbr:Mac_Pro dbr:Front-side_bus dbr:Transfer_(computing) dbr:Broadwell_(microarchitecture) dbr:Toshiba_Qosmio dbr:Distributed_shared_memory dbr:Larrabee_(microarchitecture) dbr:Non-uniform_memory_access dbr:P6_(microarchitecture) dbr:PCI_Express dbr:List_of_Intel_Itanium_processors dbr:List_of_Intel_chipsets dbr:Itanium dbr:Ivy_Bridge_(microarchitecture) dbr:Cray_CX1000 dbr:HyperTransport dbr:LGA_2011 dbr:LGA_2066 dbr:LGA_3647 dbr:Bloomfield_(microprocessor) dbr:Tukwila_(processor) dbr:Intel_Core dbr:Intel_Core_(microarchitecture) dbr:Nehalem_(microarchitecture) dbr:Serial_Peripheral_Interface dbr:Common_System_Interface dbr:Virtual_legacy_wires dbr:Gulftown dbr:IA-64 dbr:Uncore dbr:NVLink dbr:Xeon dbr:Intel_QPI dbr:System_bus dbr:QPI_interface dbr:QuickPath dbr:QuickPath_Interconnect dbr:Quick_Path_Interconnect dbr:Quickpath dbr:Common_Serial_Interconnect dbr:Common_Serial_Interconnection dbr:Common_serial_interconnect |
| is dbp:protocol of | dbr:LGA_1356 dbr:LGA_1366 dbr:LGA_1567 |
| is foaf:primaryTopic of | wikipedia-en:Intel_QuickPath_Interconnect |
