Semiconductor intellectual property core (original) (raw)
En diseño electrónico, un núcleo de propiedad intelectual de semiconductores, núcleo PI o bloque PI es un plano de diseño de una unidad de lógica reutilizable, celda o circuito integrado (comúnmente llamado "chip") que es propiedad intelectual de una de las partes. Los núcleos PI pueden ser licenciados a otra de las partes o pueden ser poseído y usados por una sola parte. El término deriva del licenciamiento de las patentes y/o derechos de autor que existen en el diseño. Los núcleos IP pueden ser usados como bloques de construcción en diseños de circuitos integrados de aplicación específica (ASIC) o de FPGA.
| Property | Value |
|---|---|
| dbo:abstract | Als IP-Core (von englisch intellectual property core, oder auch als IP-Block) wird in der Mikroelektronik ein vielfach einsetzbarer, vorgefertigter Funktionsblock eines Chipdesigns (im Sinne von Bauplänen) in der Halbleiterindustrie bezeichnet. Dieser enthält das geistige Eigentum (englisch intellectual property) des Entwicklers oder Herstellers und wird in der Regel lizenziert bzw. hinzugekauft, um es in ein eigenes Design zu integrieren. Unternehmen wie ARM Limited und MIPS Technologies (Prozessoren), Imagination Technologies (Grafikkerne) oder (digitale Signalprozessoren) haben sich darauf spezialisiert, Teile oder auch ganze integrierte Schaltkreise zu entwerfen und Lizenzen dieser Designs zu verkaufen. Chiphersteller erweitern die lizenzierten Kerne dann um zusätzliche Peripheriekomponenten wie Grafikkerne, Analog-Digital-Umsetzer sowie standardisierte Schnittstellen, um ein System-on-a-Chip für einen spezifischen Anwendungsfall zu entwickeln. Der Lizenznehmer verringert dabei durch den Einkauf vielfach getesteter Standarddesigns sein Risiko, beschleunigt die Entwicklungszeit und vereinfacht bei der Lizenzierung von Prozessoren auch die Softwareentwicklung. Je nach Anwendungsfall können die IP-Cores dabei als ASIC gefertigt oder, bei kleineren Designs, als Konfiguration in einen FPGA geladen werden. Verwandt mit dieser in Hardware implementierbaren IP ist die sogenannte „verification IP“. Dies sind wiederverwendbare Softwarekomponenten, die zur Verifikation von Hardware und insbesondere Hardware-IP-Cores eingesetzt werden. (de) En diseño electrónico, un núcleo de propiedad intelectual de semiconductores, núcleo PI o bloque PI es un plano de diseño de una unidad de lógica reutilizable, celda o circuito integrado (comúnmente llamado "chip") que es propiedad intelectual de una de las partes. Los núcleos PI pueden ser licenciados a otra de las partes o pueden ser poseído y usados por una sola parte. El término deriva del licenciamiento de las patentes y/o derechos de autor que existen en el diseño. Los núcleos IP pueden ser usados como bloques de construcción en diseños de circuitos integrados de aplicación específica (ASIC) o de FPGA. (es) In electronic design, a semiconductor intellectual property core (SIP core), IP core, or IP block is a reusable unit of logic, cell, or integrated circuit layout design that is the intellectual property of one party. IP cores can be licensed to another party or owned and used by a single party. The term comes from the licensing of the patent or source code copyright that exists in the design. Designers of application-specific integrated circuits (ASIC) and systems of field-programmable gate array (FPGA) logic can use IP cores as building blocks. (en) 전자 설계에서 반도체 IP 코어(Semiconductor intellectual property core, IP core), IP 블록(IP block)은 지식 재산권이 되는 논리, 셀, 집적 회로 레이아웃 설계의 재이용 가능한 유닛이다. IP 코어는 다른 업체에 라이선스하거나 하나의 사업체에서 전적으로 소유, 사용할 수 있다. (ko) IPコア（あいぴーコア、英: intellectual property core）とは、LSIを構成するための部分的な回路情報で、特に機能単位でまとめられているものを指す。単にIPと呼ぶ場合もある。 ASIC開発やプログラマブルロジックデバイスを用いた開発の際に利用する。 1990年代以降、LSIの開発手法としてハードウェア記述言語による開発が盛んになり、開発効率の向上が求められた。そこで、既存開発製品の回路を、機能ブロック単位で再利用可能な形にまとめ、他の製品でも利用可な部分はそれを流用する方法が用いられた。更に、この再利用可能な機能ブロックは、その開発者だけでなく、他の開発者や他の会社との間でもやり取りが行われるようになり、新しいビジネスモデルが発達した。IPコアベンダは、LSIを開発するためのIPコアを提供し、LSI開発側はIPコアベンダに使用料を支払う契約を結ぶのが一般的である。 IPとは元々は知的財産という意味だが、半導体業界において回路情報は重要な技術製品であり、形のない商品としてIPと呼ばれるようになった。 (ja) IP- Core to skrót z angielskiego (Intellectual Property) określający układy scalone, które zostały zaprojektowane i mogą być implementowane w różnych technologiach. Organizacja, która tworzy rdzenie IP-Core, sprzedaje jedynie prawa własności intelektualnej do projektu procesora. Technologia wytwarzania procesorów z rdzeniem IP- Core zależy od producenta układów scalonych. Przykładem firmy, która tworzy procesory z rdzeniem IP to firma ARM Ltd. (pl) IP-ядра (англ. IP cores), IP-блоки (IP — англ. intellectual property), СФ-блоки (СФ — сложные функциональные), VC (англ. virtual components — виртуальные компоненты) — готовые блоки для проектирования микросхем (например, для построения систем на кристалле). Различают три основных класса блоков: * программные IP-блоки (англ. soft blocks) — блоки, специфицированные на языке описания аппаратуры; * схемотехнические блоки (англ. firm blocks) — блоки, специфицированные на схемотехническом уровне, без привязки к конкретной топологической реализации; * физические (топологические) блоки (англ. hard blocks) — блоки, специфицированные на физическом уровне реализации СБИС (например, GDSII для ASIC). Hard IP-Core — сложнофункциональный блок, передаваемый потребителю в виде законченной схемотехнической конструкции, разработанной на основе базы данных и оптимизированной по размерам, потребляемой мощности и электрическим характеристикам. В FPGA (ПЛИС) под Hard IP-Core понимают специализированные области кристалла, выделенные для определённых функций. В этих областях реализованы блоки неизменной структуры, спроектированные по методологии ASIC (как области типа БМК или схемы со стандартными ячейками), оптимизированные для заданной функции и не имеющие средств её программирования. В случае использования данного вида ядер размер площади, используемой на кристалле, сокращается, улучшаются характеристики быстродействия, но происходит потеря универсальности. (ru) IP核，全称知识产权核（英語：Semiconductor intellectual property core），是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模組。 IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的专利证书和源代码的版权等。设计人员能够以IP核为基础进行特殊應用積體電路或现场可编程逻辑门阵列的逻辑设计，以减少设计周期。 IP核分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描述的设计代码，可以进行后续设计；硬核是前者通过逻辑综合、布局、布线之后的一系列表征文件，具有特定的工艺形式、物理实现方式；固核则通常介于上面两者之间，它已经通过功能验证、时序分析等过程，设计人员可以以逻辑门级网表的形式获取。 (zh) Топографія інтегральної мікросхеми (ТІМС, англ. Semiconductor intellectual property core, трансліт. Semiconductor intellectual property core, IP Core або Intellectual Property Rights on Integrated Circuit) — мікроелектронний виріб кінцевої або проміжної форми, призначений для виконання функцій електронної схеми, елементи і з'єднання якого неподільно сформовані в об'ємі або на поверхні матеріалу, що становить основу такого виробу, незалежно від способу його виготовлення. (uk) |
| dbo:wikiPageExternalLink | https://opencores.org/ https://jolt.law.harvard.edu/articles/pdf/v25/25HarvJLTech131.pdf https://www.intel.com/content/www/us/en/programmable/products/intellectual-property/ip.html |
| dbo:wikiPageID | 1785216 (xsd:integer) |
| dbo:wikiPageLength | 12485 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1124173173 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Cadence_Design_Systems dbr:BSD_license dbr:Samsung dbc:Electronic_design_automation dbr:Application-specific_integrated_circuit dbr:VHDL dbr:Verilog dbr:Design_rule_checking dbr:Integrated_circuit dbr:Integrated_circuit_design dbr:Integrated_circuit_layout_design_protection dbr:Intellectual_property dbr:Interface_(computing) dbr:License dbr:GPU dbr:List_of_semiconductor_IP_core_vendors dbr:Analog-to-digital_converter dbr:Analogue_electronics dbr:SDRAM dbr:Netlist dbr:Electrical_impedance dbr:Free_and_open-source_software dbr:Fujitsu dbr:GDSII dbr:GNU_General_Public_License dbr:Copyright dbc:Semiconductor_IP_cores dbr:Liquid_crystal_display dbr:Low-level_programming_language dbr:MP3 dbr:Complex_instruction_set_computer dbr:Computer_programming dbr:Embedded_system dbr:PHY dbr:Patent dbr:Phase-locked_loop dbr:Standard_cell dbr:USB dbr:Layout_Versus_Schematic dbr:Logic_synthesis dbr:AC'97 dbr:ARM_architecture dbr:PCI_Express dbr:PIC_microcontroller dbr:Digital_video dbr:Fast_Fourier_transform dbr:Graphics_processing_unit dbr:Mixed-signal_integrated_circuit dbr:VHSIC_hardware_description_language dbr:Semiconductor_device_fabrication dbr:Semiconductor_fabrication_plant dbr:Logic_gate dbr:Register-transfer_level dbr:ARM_Holdings dbr:Hardware_description_language dbr:Texas_Instruments dbr:Arm_Holdings dbr:AI_accelerator dbc:Semiconductor_device_fabrication dbr:Synopsys dbr:Code_reuse dbr:Digital-to-analog_converter dbr:Digital_signal_processing dbr:Digital_signal_processor dbr:Discrete_cosine_transform dbr:Business_model dbc:Logic_design dbr:Field-programmable_gate_array dbr:IBM dbr:Imagination_Technologies dbr:Instruction_set dbr:Intel_8051 dbr:Microprocessor dbr:RISC-V dbr:Reduced_instruction_set_computer dbr:X86 dbr:X86-64 dbr:Printed_circuit_board dbr:Semiconductor dbr:Semiconductor_industry dbr:Verification_and_validation dbr:Warranty dbr:SerDes dbr:Ethernet dbr:Fabless_manufacturing dbr:Digital_logic dbr:Viterbi_decoder dbr:Library_(computer_science) dbr:Place_and_route dbr:OpenCores dbr:Soft_microprocessor dbr:Electronic_design dbr:Mask_work dbr:Fabless_semiconductor_company dbr:Assembly_code dbr:Chip_design dbr:Customer_lock-in |
| dbp:wikiPageUsesTemplate | dbt:Authority_control dbt:Citation_needed dbt:Clarify dbt:More_citations_needed dbt:Reflist dbt:See_also dbt:Short_description dbt:Update_inline dbt:Use_American_English |
| dct:subject | dbc:Electronic_design_automation dbc:Semiconductor_IP_cores dbc:Semiconductor_device_fabrication dbc:Logic_design |
| gold:hypernym | dbr:Unit |
| rdf:type | owl:Thing yago:WikicatMicroprocessors yago:Artifact100021939 yago:Chip103020034 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 dbo:Organisation yago:SemiconductorDevice104171831 yago:Whole100003553 |
| rdfs:comment | En diseño electrónico, un núcleo de propiedad intelectual de semiconductores, núcleo PI o bloque PI es un plano de diseño de una unidad de lógica reutilizable, celda o circuito integrado (comúnmente llamado "chip") que es propiedad intelectual de una de las partes. Los núcleos PI pueden ser licenciados a otra de las partes o pueden ser poseído y usados por una sola parte. El término deriva del licenciamiento de las patentes y/o derechos de autor que existen en el diseño. Los núcleos IP pueden ser usados como bloques de construcción en diseños de circuitos integrados de aplicación específica (ASIC) o de FPGA. (es) In electronic design, a semiconductor intellectual property core (SIP core), IP core, or IP block is a reusable unit of logic, cell, or integrated circuit layout design that is the intellectual property of one party. IP cores can be licensed to another party or owned and used by a single party. The term comes from the licensing of the patent or source code copyright that exists in the design. Designers of application-specific integrated circuits (ASIC) and systems of field-programmable gate array (FPGA) logic can use IP cores as building blocks. (en) 전자 설계에서 반도체 IP 코어(Semiconductor intellectual property core, IP core), IP 블록(IP block)은 지식 재산권이 되는 논리, 셀, 집적 회로 레이아웃 설계의 재이용 가능한 유닛이다. IP 코어는 다른 업체에 라이선스하거나 하나의 사업체에서 전적으로 소유, 사용할 수 있다. (ko) IPコア（あいぴーコア、英: intellectual property core）とは、LSIを構成するための部分的な回路情報で、特に機能単位でまとめられているものを指す。単にIPと呼ぶ場合もある。 ASIC開発やプログラマブルロジックデバイスを用いた開発の際に利用する。 1990年代以降、LSIの開発手法としてハードウェア記述言語による開発が盛んになり、開発効率の向上が求められた。そこで、既存開発製品の回路を、機能ブロック単位で再利用可能な形にまとめ、他の製品でも利用可な部分はそれを流用する方法が用いられた。更に、この再利用可能な機能ブロックは、その開発者だけでなく、他の開発者や他の会社との間でもやり取りが行われるようになり、新しいビジネスモデルが発達した。IPコアベンダは、LSIを開発するためのIPコアを提供し、LSI開発側はIPコアベンダに使用料を支払う契約を結ぶのが一般的である。 IPとは元々は知的財産という意味だが、半導体業界において回路情報は重要な技術製品であり、形のない商品としてIPと呼ばれるようになった。 (ja) IP- Core to skrót z angielskiego (Intellectual Property) określający układy scalone, które zostały zaprojektowane i mogą być implementowane w różnych technologiach. Organizacja, która tworzy rdzenie IP-Core, sprzedaje jedynie prawa własności intelektualnej do projektu procesora. Technologia wytwarzania procesorów z rdzeniem IP- Core zależy od producenta układów scalonych. Przykładem firmy, która tworzy procesory z rdzeniem IP to firma ARM Ltd. (pl) IP核，全称知识产权核（英語：Semiconductor intellectual property core），是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模組。 IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期。IP核可以通过协议由一方提供给另一方，或由一方独自占有。IP核的概念源于产品设计的专利证书和源代码的版权等。设计人员能够以IP核为基础进行特殊應用積體電路或现场可编程逻辑门阵列的逻辑设计，以减少设计周期。 IP核分为软核、硬核和固核。软核通常是与工艺无关、具有寄存器传输级硬件描述语言描述的设计代码，可以进行后续设计；硬核是前者通过逻辑综合、布局、布线之后的一系列表征文件，具有特定的工艺形式、物理实现方式；固核则通常介于上面两者之间，它已经通过功能验证、时序分析等过程，设计人员可以以逻辑门级网表的形式获取。 (zh) Топографія інтегральної мікросхеми (ТІМС, англ. Semiconductor intellectual property core, трансліт. Semiconductor intellectual property core, IP Core або Intellectual Property Rights on Integrated Circuit) — мікроелектронний виріб кінцевої або проміжної форми, призначений для виконання функцій електронної схеми, елементи і з'єднання якого неподільно сформовані в об'ємі або на поверхні матеріалу, що становить основу такого виробу, незалежно від способу його виготовлення. (uk) Als IP-Core (von englisch intellectual property core, oder auch als IP-Block) wird in der Mikroelektronik ein vielfach einsetzbarer, vorgefertigter Funktionsblock eines Chipdesigns (im Sinne von Bauplänen) in der Halbleiterindustrie bezeichnet. Dieser enthält das geistige Eigentum (englisch intellectual property) des Entwicklers oder Herstellers und wird in der Regel lizenziert bzw. hinzugekauft, um es in ein eigenes Design zu integrieren. (de) IP-ядра (англ. IP cores), IP-блоки (IP — англ. intellectual property), СФ-блоки (СФ — сложные функциональные), VC (англ. virtual components — виртуальные компоненты) — готовые блоки для проектирования микросхем (например, для построения систем на кристалле). Различают три основных класса блоков: Hard IP-Core — сложнофункциональный блок, передаваемый потребителю в виде законченной схемотехнической конструкции, разработанной на основе базы данных и оптимизированной по размерам, потребляемой мощности и электрическим характеристикам. (ru) |
| rdfs:label | IP-Core (de) Núcleo de propiedad intelectual de semiconductores (es) 반도체 IP 코어 (ko) IPコア (ja) IP-Core (pl) Semiconductor intellectual property core (en) IP-cores (ru) 半导体IP核 (zh) Топографія інтегральної мікросхеми (об'єкт інтелектуальної власності) (uk) |
| rdfs:seeAlso | dbr:List_of_semiconductor_IP_core_vendors |
| owl:sameAs | freebase:Semiconductor intellectual property core yago-res:Semiconductor intellectual property core http://d-nb.info/gnd/7677523-9 wikidata:Semiconductor intellectual property core dbpedia-de:Semiconductor intellectual property core dbpedia-es:Semiconductor intellectual property core dbpedia-ja:Semiconductor intellectual property core dbpedia-ko:Semiconductor intellectual property core dbpedia-pl:Semiconductor intellectual property core dbpedia-ru:Semiconductor intellectual property core dbpedia-uk:Semiconductor intellectual property core dbpedia-zh:Semiconductor intellectual property core https://global.dbpedia.org/id/dozJ |
| prov:wasDerivedFrom | wikipedia-en:Semiconductor_intellectual_property_core?oldid=1124173173&ns=0 |
| foaf:isPrimaryTopicOf | wikipedia-en:Semiconductor_intellectual_property_core |
| is dbo:industry of | dbr:Lexra dbr:Tensilica dbr:Arteris dbr:IZotope |
| is dbo:product of | dbr:Adesto_Technologies dbr:Virage_Logic |
| is dbo:wikiPageDisambiguates of | dbr:Core dbr:IP |
| is dbo:wikiPageRedirects of | dbr:IP_core dbr:Semiconductor_intellectual_property dbr:SIP_hardening dbr:IP-core dbr:IP_Core dbr:IP_hardening dbr:Semiconductor_IP dbr:Silicon_IP dbr:Silicon_intellectual_property dbr:Intellectual_property_block dbr:Logic_core |
| is dbo:wikiPageWikiLink of | dbr:OpenPOWER_Microwatt dbr:Application-specific_integrated_circuit dbr:VDPAU dbr:VP9 dbr:Duolog dbr:Incremental_encoder dbr:Integrated_circuit_layout_design_protection dbr:Intel_Clear_Video dbr:Intel_Quick_Sync_Video dbr:Intelligent_verification dbr:Libre-SOC dbr:List_of_products_using_ARM_processors dbr:List_of_semiconductor_IP_core_vendors dbr:Nvidia_PureVideo dbr:Open_Core_Protocol dbr:Patras_Science_Park dbr:Quality_intellectual_property_metric dbr:Elbrus_(computer) dbr:Free_and_open-source_graphics_device_driver dbr:GNOME_Videos dbr:GStreamer dbr:GeForce_600_series dbr:Graphics_Core_Next dbr:Arm_Cortex-A34 dbr:Lexra dbr:List_of_AMD_accelerated_processing_units dbr:MIPS_architecture_processors dbr:MPlayer dbr:Siemens_EDA dbr:Silvaco dbr:Computer-on-module dbr:Zilog_Z80 dbr:Zoran_Corporation dbr:Embedded_System_Module dbr:Hardware_Trojan dbr:Hardware_acceleration dbr:Hardware_watermarking dbr:Steamroller_(microarchitecture) dbr:Trusted_Computing_Group dbr:Nvidia_NVENC dbr:CORDIC dbr:Ceva_(semiconductor_company) dbr:WebM dbr:Western_Design_Center dbr:Core dbr:SoundStorm dbr:AMD_Radeon_Software dbr:ARM_Cortex-A53 dbr:ARM_Cortex-A76 dbr:ARM_Cortex-X1 dbr:ARM_architecture_family dbr:Adesto_Technologies dbr:Altera dbr:ELVEES_Multicore dbr:Altos_Design_Automation dbr:Broadcom_Crystal_HD dbr:Nouveau_(software) dbr:Floorplan_(microelectronics) dbr:Mixed-signal_integrated_circuit dbr:Multi-core_processor dbr:Hardcore dbr:Open-source_hardware dbr:Himax dbr:Counter_(digital) dbr:Tensilica dbr:HyperTransport dbr:Soft_intellectual_property dbr:ARM_Cortex-A55 dbr:ARM_Cortex-A57 dbr:ARM_Cortex-A72 dbr:ARM_Cortex-A73 dbr:ARM_Cortex-A75 dbr:ARM_Cortex-A77 dbr:ARM_Cortex-A78 dbr:ATI_TruForm dbr:AVC-Intra dbr:Adreno dbr:Advanced_Microcontroller_Bus_Architecture dbr:Chips&Media dbr:Lattice_Semiconductor dbr:Wishbone_(computer_bus) dbr:IP_block dbr:IP_core dbr:Arteris dbr:PlayStation_4_technical_specifications dbr:Sophie_Wilson dbr:Field-programmable_gate_array dbr:I3C_(bus) dbr:ICE_(FPGA) dbr:IEBus dbr:Intel_Galileo dbr:Mesa_(computer_graphics) dbr:RISC-V dbr:Radeon dbr:Radeon_200_series dbr:Radeon_300_series dbr:Radeon_HD_2000_series dbr:Radeon_HD_3000_series dbr:Radeon_HD_4000_series dbr:Semiconductor_intellectual_property dbr:XAP_processor dbr:IP dbr:Qualcomm_Hexagon dbr:Loongson dbr:Mali_(GPU) dbr:Multi-project_wafer_service dbr:System_on_a_chip dbr:SONOS dbr:VideoCore dbr:Video_Core_Next dbr:Video_display_controller dbr:Fabless_manufacturing dbr:IC_Manage dbr:IZotope dbr:Imageon dbr:Three-dimensional_integrated_circuit dbr:OpenCores dbr:XC800_family dbr:SIP_hardening dbr:Virage_Logic dbr:IP-core dbr:IP_Core dbr:IP_hardening dbr:Semiconductor_IP dbr:Silicon_IP dbr:Silicon_intellectual_property dbr:Intellectual_property_block dbr:Logic_core |
| is dbp:application of | dbr:OpenPOWER_Microwatt dbr:Libre-SOC |
| is dbp:industry of | dbr:Tensilica dbr:IZotope |
| is dbp:products of | dbr:Adesto_Technologies |
| is foaf:primaryTopic of | wikipedia-en:Semiconductor_intellectual_property_core |