weblio英語例文検索 (original) (raw)
MOS characteristicの部分一致の例文一覧と使い方
該当件数 : 80件
例文
To provide a semiconductor device including a depletion type MOS transistor and an enhancement type MOS transistor, which provides a reference voltage circuit having an enhanced temperature characteristic or analog characteristic without increasing an area of the semiconductor device through addition of a circuit.例文帳に追加
Depletion型MOS TrとEnhance型MOS Trによって形成される半導体装置において、回路的な付加によって半導体装置の面積を増大させることなく、温度特性やアナログ特性を向上させた基準電圧回路を提供する。 - 特許庁
To reduce a temperature change in the gain characteristic of a variable gain amplifier employing a MOS transistor (TR).例文帳に追加
本発明の目的は、MOSトランジスタを用いた可変利得増幅器の利得特性の温度変化を小さくすることである。 - 特許庁
To obtain a high-quality MOS interface and the same bulk insulating characteristic at a low processing temperature.例文帳に追加
低いプロセス温度で高品質のＭＯＳ界面とバルク絶縁特性を得る。 - 特許庁
To provide a structure of a high drive-capability lateral MOS transistor whose gate width per unit area is increased and whose device characteristic is stable.例文帳に追加
高駆動能力横型MOSトランジスタにおいて、単位面積当りのゲート幅を増大させつつ、素子特性の安定した高駆動能力横型MOSトランジスタの構造を提供する。 - 特許庁
例文
MOS TRANSISTOR CHARACTERISTICS DETECTION DEVICE AND CMOS CIRCUIT CHARACTERISTIC AUTOMATIC ADJUSTING ARRANGEMENT例文帳に追加
ＭＯＳトランジスタ特性検出装置及びＣＭＯＳ回路特性自動調整装置 - 特許庁
例文
To control a drain current-temperature characteristic of a MOS transistor without changing a manufacturing process.例文帳に追加
製造工程を変更することなくＭＯＳトランジスタのドレイン電流−温度特性を制御する。 - 特許庁
To provide a semiconductor circuit configured of MOS-FETs capable of attaining both a high-speed switching characteristic and a small sub threshold current characteristic.例文帳に追加
高速のスイッチング特性と小サブスレッショルド電流特性とが両立可能なＭＯＳ−ＦＥＴで構成される半導体回路を提供する。 - 特許庁
To provide a semiconductor circuit which is composed of a MOS-FET that can achieve both of a high speed switching characteristic and small threshold current characteristic.例文帳に追加
高速のスイッチング特性と小サブスレッショルド電流特性とが両立可能なＭＯＳ−ＦＥＴで構成される半導体回路を提供する。 - 特許庁
To provide a cell layout method for a semiconductor device and the semiconductor device in which a gate size of an MOS transistor is changed, while suppressing the characteristic variations of the MOS transistor.例文帳に追加
ＭＯＳトランジスタの特性ばらつきを抑えつつ、ＭＯＳトランジスタのゲートサイズを変更する半導体装置のセルレイアウト方法及び半導体装置を提供すること。 - 特許庁
例文
Consequently, a silicon carbide semiconductor device having MOS structure showing excellent characteristic can be manufactured.例文帳に追加
本発明により良好な特性を示す、ＭＯＳ構造を有するシリコンカーバイド半導体装置の製造が可能となる。 - 特許庁
例文
To provide a semiconductor device which reduces the MOS transistor's characteristic variations caused by the impact ionization phenomenon found in the high-accuracy power management semiconductor device or analog semiconductor device with integrated MOS transistors such as CMOS semiconductor integrated circuits, and assures stable electrical characteristics.例文帳に追加
CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置におけるインパクトイオン化現象によるMOSトランジスタの特性変動を低減し、安定した電気的特性を得ることを特徴とする半導体装置を提供することを目的とする。 - 特許庁
Accordingly, there can be obtained a stable characteristic that variation in the characteristic due to a surface on which the channel is formed does not appear, and the high drive-capability lateral MOS transistor having a reduced on-resistance per unit area can be provided.例文帳に追加
これにより、チャネルが形成される面による特性の変動が現れない安定した特性が得られ、単位面積当りのオン抵抗が低減された高駆動能力横型MOSトランジスタを提供することが可能となる。 - 特許庁
To provide a semiconductor device equipped with a MOS transistor capable of adjusting a drain voltage-drain current temperature characteristic.例文帳に追加
ドレイン電圧−ドレイン電流温度特性を調整できるＭＯＳトランジスタを備えた半導体装置を提供する。 - 特許庁
To provide a semiconductor device wherein leakage current characteristic and element isolation characteristics of a high breakdown voltage MOS transistor are satisfactorily ensured.例文帳に追加
高耐圧ＭＯＳトランジスタのリーク電流特性、素子分離特性を良好に確保した半導体装置を提供する。 - 特許庁
The method for manufacturing vertical MOS transistor prevents the deterioration of characteristic from occurring for a long term, by generating destruction between a drain and a source in the latter.例文帳に追加
ドレイン−ソース間破壊を後者で発生させることにより長期的に特性劣化が生じないようにする。 - 特許庁
To provide a MOS-FET amplifier circuit which can continuously keep a characteristic at initial time even if time elapses.例文帳に追加
時間が経過しても、イニシャル時の特性を保持し続けることができるＭＯＳ−ＦＥＴ増幅回路を提供する。 - 特許庁
The compensation circuit controls a delay speed by current, wherein a current characteristic for power supply voltage variation or the like is reverse to an element characteristic of a MOS transistor, etc., of the delay stage.例文帳に追加
補償回路は電源電圧変動等に対する電流特性が遅延段のＭＯＳトランジスタなどの素子特性と逆になる電流で遅延スピードをコントロールする。 - 特許庁
A tunnel current is measured from a plurality of wafers 6 formed on a surface of a MOS capacitor to obtain the current-voltage characteristic data.例文帳に追加
ＭＯＳキャパシタを表面に多数形成したウェーハ６からトンネル電流を測定しその電流−電圧特性データを得る。 - 特許庁
Then, the punch-through breakdown voltage between the drain and the source can be improved, thus achieving a desired breakdown voltage characteristic of the MOS transistor 1.例文帳に追加
そして、ドレイン−ソース間のパンチスルー耐圧を向上させ、ＭＯＳトランジスタ１の所望の耐圧特性を実現できる。 - 特許庁
A 1st voltage divider circuit 21 includes a 2nd MOS transistor 3 as a divider element of the same characteristic (having the same gate width and length) as a 1st MOS transistor 4 for sample and hold, and generates a voltage correspondingly to a variation in a resister value of the 2nd MOS transistor 3.例文帳に追加
第１の電圧分割回路２１は、サンプルホールド用の第１のＭＯＳトランジスタ４と同一特性（ゲート幅、ゲート長が同一）の第２のＭＯＳトランジスタ３を分圧素子として含み第２のＭＯＳトランジスタ３の抵抗値の変化に応じた電圧を発生する。 - 特許庁
By combining a MOS transistor forming a channel in the perpendicular direction to one side of a semiconductor chip with a MOS transistor forming a channel in the horizontal direction, variations in characteristic value caused by a stress are offset, and a semiconductor device with a small shift in characteristic value is formed.例文帳に追加
半導体チップの一辺に対し垂直方向のチャネルを形成するＭＯＳトランジスタと水平方向のチャネルを形成するＭＯＳトランジスタを組み合わせることで、応力に起因する特性値変動を相殺し、特性値のシフトが少ない半導体装置とする。 - 特許庁
To provide a method of manufacturing a silicon wafer for a CMOS device having the optimal characteristics even for a small transistor having a p-MOS transistor and an n-MOS transistor with the same characteristics and equipped with a SiGe film providing a strain characteristic by an optimal stress for the n-MOS transistor and a SiC film providing a strain characteristic by an optimal stress for the p-MOS transistor on the same silicon substrate.例文帳に追加
同じ特性のｎ−ＭＯＳトランジスタとｐ−ＭＯＳトランジスタとを有し、ｎ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＧｅ膜と、ｐ−ＭＯＳトランジスタに最適な応力による歪特性をもたらすＳｉＣ膜とを同一シリコン基材上に備えた、小さいサイズのトランジスタに対しても、最適な特性を持つＣＭＯＳデバイス用のシリコンウェハの製造方法の提供。 - 特許庁
To provide a semiconductor device equipped with an MOS transistor capable of being formed by a small area and provided with an excellent λ-characteristic.例文帳に追加
小さな面積で形成することができ、かつ優れたλ特性を有するＭＯＳトランジスタを備えた半導体装置を提供する。 - 特許庁
Impurity concentrations of the first P-well 13 and the second P-well 14 are controlled by a characteristic of a MOS transistor to be formed.例文帳に追加
前記第１Ｐウェル１３および第２Ｐウェル１４の不純物の濃度は形成されるＭＯＳトランジスタの特性により制御される。 - 特許庁
LOW-VOLTAGE DOUBLE-WELL MOS DEVICE OF HIGH DURABILITY AND LOW RESISTANCE, HAVING IMPROVED MAIN BODY DIODE REVERSE RECOVERY CHARACTERISTIC例文帳に追加
耐久性の高い低オン抵抗の改良された本体ダイオード逆方向回復特性を有する低電圧二重ウェルＭＯＳデバイス - 特許庁
The bias circuit 13 is configured for controlling the current of the current source 5 so that the temperature characteristic of the current, supplied from the current source 5 to the pair of input MOS transistors 1 and 2, is identical to that of the temperature characteristic of the carrier mobility of the pair of input MOS transistors 1 and 2.例文帳に追加
バイアス回路１３は、電流源５から一対の入力ＭＯＳトランジスタ１，２に供給する電流の温度特性と、この一対の入力ＭＯＳトランジスタ１，２のキャリア移動度の温度特性が等しくなるように、電流源５の電流を制御するように構成されている。 - 特許庁
The MOS transistor, with the threshold voltage whose absolute value is small between the MOS transistors with two types of thresholds further, has a characteristic that a subthreshold current is made to flow, when voltage between the gate and the source is set to 0 V.例文帳に追加
更に、前記２種類のしきい値のＭＯＳトランジスタのうち絶対値の小さなしきい値電圧のＭＯＳトランジスタはゲート・ソース間電圧を０Ｖとしたときにサブスレショルド電流の流れる特性を持つものとする。 - 特許庁
To provide a semiconductor device provided with MOS capacitors having a low leak current characteristic and a high capacity value characteristic on the same semiconductor substrate, and exhibiting excellent performance; and a manufacturing method thereof capable of obtaining such the capacitors.例文帳に追加
同一の半導体基板上に低リーク電流特性及び高容量値特性を有するＭＯＳ型キャパシタを備え、良好な性能を示す半導体装置及びその製造方法を提供する。 - 特許庁
As a result, the N+ type diffusion region 31 can be formed without taking into consideration the deviation of the mask, and the MOS transistor 21 wherein a desired characteristic like a withstanding voltage characteristic is obtained can be formed.例文帳に追加
そのことで、マスクずれを考慮することなくＮ＋型の拡散領域３１を形成でき、耐圧特性等の所望の特性を実現したＭＯＳトランジスタ２１を形成することができる。 - 特許庁
To allow gain variation in a nonlinear arithmetic circuit by a MOS circuit; to reduce variation of a gain characteristic by a process or temperature dependence; and to allow application of various kinds of nonlinear operations.例文帳に追加
ＭＯＳ回路による非線形演算回路で利得可変とし、温度依存性やプロセスによる利得特性のばらつきを低減する。 - 特許庁
To suppress a deterioration in characteristic caused by an increase in temperature and a time lapse variation in threshold caused by electrical charges in a film and/or an interface of a MOS semiconductor element.例文帳に追加
ＭＯＳ型半導体素子において温度上昇による特性劣化や膜中電荷・界面電荷による経時的なしきい値変動を抑制する。 - 特許庁
To provide an analog multiplying circuit in which a MOS transistor is used, with a wide input dynamic range and to degrade no output waveform and frequency response characteristic.例文帳に追加
ＭＯＳトランジスタを使用して入力ダイナミックレンジが広く、かつ出力波形や周波数応答特性を劣化させないアナログ乗算回路を提供する。 - 特許庁
To realize stable operation of a semiconductor integrated circuit by allowing electric charge generated by a plasma during etching to be released and preventing changes in the characteristic of a MOS type semiconductor element.例文帳に追加
ドライエッチング時のプラズマによる電荷を逃がし、ＭＯＳ型半導体素子の特性変動を防止し、半導体集積回路の安定動作を実現する。 - 特許庁
To provide a method of manufacturing an electron device material of high quality MOS type semiconductor and the like comprising an insulating layer excellent in electronic characteristic and a semiconductor layer.例文帳に追加
電気的特性の優れた絶縁層や半導体層を備えた高品質のＭＯＳ型半導体等の電子デバイス材料の製造方法。 - 特許庁
To reduce in-plane variation in Hf density so as to suppress characteristic variation of a MOS transistor whose gate insulating film contains Hf.例文帳に追加
ゲート絶縁膜にＨｆを含むＭＯＳトランジスタの特性のばらつきを抑制するために、Ｈｆ密度の面内ばらつきを少なくすることが必要である。 - 特許庁
To match the input impedance even of a receiver employing an MOS transistor to the characteristic impedance of a transmission line.例文帳に追加
ＭＯＳトランジスタを用いて構成される受信装置であっても、受信装置の入力インピーダンスを伝送路の特性インピーダンスに整合させることを可能とする。 - 特許庁
The frequency mixer comprises: an N channel MOS transistor M1; N channel MOS transistors M2 and M3 configuring the local oscillation signal differential pair 100 and each having substantially the same characteristic; and loads Z4, Z5.例文帳に追加
周波数混合器は、ＮチャネルＭＯＳトランジスタＭ１と、局発信号差動対１００を構成する、実質的に同一特性を有するＮチャネルＭＯＳトランジスタＭ２及びＮチャネルＭＯＳトランジスタＭ３と、負荷Ｚ４と、負荷Ｚ５とからなる。 - 特許庁
To provide a power-on reset circuit that can reduce a temperature characteristic of a reset release voltage caused by a temperature characteristic of a threshold voltage of a MOS transistor(TR) and enhance the accuracy of a power-on reset operation.例文帳に追加
ＭＯＳトランジスタのしきい値電圧の温度特性に起因するリセット解除電圧の温度特性を小さくできる上に、パワーオンリセット動作の精度の向上が図れるようにしたパワーオンリセット回路の提供。 - 特許庁
To provide a low-pass filter circuit (loop filter) for making a capacitive element compact, in which a variation in a PLL response characteristic due to voltage dependence when a MOS capacitor is used as a capacitive element and a deterioration in a jitter characteristic by gate leak current when a thin-film gate transistor is used as a MOS capacitor are suppressed.例文帳に追加
容量素子の小型化を図る低域ろ波回路（ループフィルタ）において、容量素子としてＭＯＳ容量を使用した場合の電圧依存によるＰＬＬ応答特性のばらつきと、ＭＯＳ容量として薄膜ゲートトランジスタを使用した場合のゲートリーク電流によるジッタ特性の劣化を抑制する。 - 特許庁
The characteristic constants of a ferroelectric as a double saturation function model are obtained, and the simulation data of a ferroelectric FET are obtained using these characteristic constants, and the MOS SPICE parameter of a FET which forms a ferroelectric FET together with the ferroelectric.例文帳に追加
強誘電体を２重飽和関数モデルとして求めたその特性定数と、この強誘電体とともに強誘電体ＦＥＴを構成するＦＥＴのＭＯＳスパイスパラメータとを用い、強誘電体ＦＥＴのシミュレートデータを得る。 - 特許庁
The memory device 10 has an inverse nonlinear current-voltage characteristic with respect to the nonlinear current-voltage characteristic of the MOS transistor 30, and it is changed into the high resistance state or the low resistance state according to the polarity of the applied voltage.例文帳に追加
記憶素子１０は、ＭＯＳトランジスタ３０の非線形電流電圧特性とは逆の非線形電流電圧特性を有し、印加された電圧の極性に応じて高抵抗状態または低抵抗状態に変化する。 - 特許庁
Mismatch characteristic data in each size (width W×length L) of a MOS transistor measured by a device measuring part 10 are stored in a measured data storage part 21.例文帳に追加
実測データ記憶部２１には、デバイス測定部１０で実測されたＭＯＳトランジスタの各サイズ（幅Ｗ×長さＬ）によるミスマッチ特性データが格納されている。 - 特許庁
To realize a performance required for a circuit by properly using characteristic fluctuation caused in a MOS transistor due to stress affected by an element separation region.例文帳に追加
素子分離領域等から受けるストレスによりＭＯＳトランジスタに生ずる特性変動を使い分けることで回路に要求される所望の性能を実現する。 - 特許庁
N-MOS transistors each of which has an impedance of two to eight times of the characteristic impedance of the communication path in a memory device such as a DRAM or an SDRAM are provided in the memory device.例文帳に追加
メモリデバイス、例えばＤＲＡＭまたはＳＤＲＡＭにおける伝送パスの特性インピーダンスの２倍〜８倍のインピーダンスを有するＮ−ＭＯＳトランジスタがメモリデバイスに設けられる。 - 特許庁
To provide IC for receiver, which can be made into single IC by means of a MOS transistor technique (process) and the like and which can obtained the required electric characteristic of an S/N and the like.例文帳に追加
ＭＯＳトランジスタ技法（プロセス）等で単一ＩＣ化可能であり、必要とするＳ／Ｎ比等の電気的特性も得られる受信機用ＩＣを提供すること。 - 特許庁
To improve a phase noise (C/N) characteristic in a temperature compensated piezoelectric oscillator employing a MOS capacitor at low and high temperatures.例文帳に追加
ＭＯＳ容量素子を用いた温度補償圧電発振器において、低温及び高温における圧電発振器の位相雑音（Ｃ／Ｎ）特性を改善することを目的とする。 - 特許庁
The input impedance setting means is constituted by connecting an N-type MOS capacitive element 6 and a resistor 7 in series so that the characteristic impedance of the circuit is formed.例文帳に追加
入力インピーダンス設定手段は、Ｎ型ＭＯＳ容量素子６と、回路の特性インピーダンスに設定された抵抗７とを直列に接続して構成する。 - 特許庁
To provide a vertical MOS transistor and its manufacturing method wherein the resistance of a gate is reduced to make better a high-frequency characteristic than conventional ones and a yield is improved.例文帳に追加
ゲート抵抗を低減し、従来よりも高周波特性を改善するとともに歩留まり向上を実現する縦形ＭＯＳトランジスタ及びその製造方法を提供する。 - 特許庁
The compensation circuit part 10 includes a first MOS transistor 101 having a characteristic for increasing a drain current in accordance with the rise of temperature in an area lower than the zero temperature coefficient point and a second MOS transistor 102 having a characteristic for reducing the drain current in accordance with the rise of temperature in an area higher than the zero temperature coefficient point.例文帳に追加
そして、補償回路部１０には、ゼロ温度係数点より低い領域において温度の上昇に対してドレイン電流が増加する特性を有する第１ＭＯＳトランジスタ１０１と、ゼロ温度係数点より高い領域において温度の上昇に対してドレイン電流が減少する特性を有する第２ＭＯＳトランジスタ１０２とが含まれる。 - 特許庁
例文
The fluctuations in production variations of the resistance value of the polysilicon resistive element 1 is cancelled by the variable adjustment of the resistance value of the P-type MOS transistor 2, and the combined resistance of the polysilicon resistive element 1 and the P-type MOS transistor 2 is adjusted to the characteristic impedance of the transmission line with high accuracy.例文帳に追加
ポリシリコン抵抗素子１の抵抗値の製造ばらつきの変動は、前記Ｐ型ＭＯＳトランジスタ２の抵抗値の可変調整によって吸収され、ポリシリコン抵抗素子１とＰ型ＭＯＳトランジスタ２との合成抵抗は前記伝送路の特性インピーダンスに高精度に調整される。 - 特許庁