weblio英語例文検索 (original) (raw)
q2を含む例文一覧と使い方
該当件数 : 1820件
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 36 37 次へ＞
例文
A detection circuit 30a detects the potential Va of the connecting point to the motor 10 of the NMOS transistor Q2 with a lapse of a prescribed time after the NMOS transistor Q2 connects the motor 10 to the ground.例文帳に追加
検知回路３０ａは、ＮＭＯＳトランジスタＱ２がモータ１０を接地に対して接続してから所定時間経過後において、ＮＭＯＳトランジスタＱ２のモータ１０への接続点の電位Ｖａを検知する。 - 特許庁
As a result, the transistor Q2 turns ON, thereby flowing a current to return to the primary winding w1 passing the load Z and source-drain of the transistor Q2 from the primary winding w1, and flowing a current subsequently to the load Z.例文帳に追加
この結果トランジスタＱ２がオンし、一次巻線ｗ１から、負荷Ｚ、トランジスタＱ２のソース−ドレイン間を経て一次巻線ｗ１へと戻る電流が流れ、負荷Ｚには引き続き電流が供給される。 - 特許庁
Since the 1st MOS TR Q1, however, is larger than the 2nd MOS TR Q2, the 1st MOS TR Q1 can outputs the same current wit the 2nd MOS TR Q2.例文帳に追加
しかし、第１ＭＯＳトランジスタＱ１が第２ＭＯＳトランジスタＱ２より大きいので、第１ＭＯＳトランジスタＱ１が第２ＭＯＳトランジスタＱ２と同一の電流を出力できる。 - 特許庁
An inverter main circuit 73 of a half-bridge type inverter circuit 72 has MOS-type N-channel and P-channel electric field effect transistors Q1 and Q2 which are complementary to each other.例文帳に追加
ハーフブリッジ形のインバータ回路72のインバータ主回路73は、相補形となるＭＯＳ形のＮチャネルおよびＰチャネルの電界効果トランジスタQ1，Q2を有している。 - 特許庁
例文
A collector current IC2 of the TR P2 is equal to a base current of the TR Q2 and depends on a current amplification factor of the TR Q2 and a current I2 of a current source IS2.例文帳に追加
トランジスタＰ２のコレクタ電流Ｉ_C2はトランジスタＱ２のベース電流と等しく、トランジスタＱ２の電流増幅率および電流源ＩＳ２の電流Ｉ_2 で設定される。 - 特許庁
例文
When a source potential (a potential of the electrode 10) becomes higher than the gate potential of the MOSFET Q2 by Vf or more, the diode 20 is electrified, and a voltage between the gate and the source of the MOSFET Q2 is limited to Vf or lower.例文帳に追加
ＭＯＳＦＥＴＱ２のゲート電位に対してソース電位（電極１０の電位）がＶｆ以上高くなるとダイオード２０が導通し、ＭＯＳＦＥＴＱ２のゲート・ソース間電圧はＶｆ以下に制限される。 - 特許庁
A pulse-width control circuit 4 controls a switching operation of the switching elements Q1, Q2 in a section where the absolute value of an AC-power voltage is not less than a predetermined voltage, and also controls an ON-width of the switching element Q2.例文帳に追加
パルス幅制御回路４は、交流電源電圧の絶対値が所定電圧以上ある区間にはスイッチング素子Ｑ１，Ｑ２のスイッチング動作を制御し、スイッチング素子Ｑ２のオン幅を制限する。 - 特許庁
A transistor Q4 is turned on and short circuit is caused between the base and the emitter of the transistors Q1 and Q2 so as to turn it off, and the operation of the inverter circuit 2 is stopped, so that the consumption of the battery B is suppressed.例文帳に追加
トランジスタQ4がオンしてトランジスタQ1，Q2のベース、エミッタ間を短絡してオフし、インバータ回路２を動作を停止させ、バッテリＢの消耗を抑制する。 - 特許庁
The capacitors C1, C2 are means for limiting the rate of increase in the voltage between the input and output terminals of the main switching elements Q1, Q2 so that off operation for each of the main switching elements Q1, Q2 is set as zero-volt switching.例文帳に追加
コンデンサＣ１，Ｃ２は、主スイッチング素子Ｑ１，Ｑ２のそれぞれのオフ操作をゼロボルトスイッチングとすべく、主スイッチング素子Ｑ１，Ｑ２の入出力端子間の電圧の増加速度を制限する手段である。 - 特許庁
例文
When the inverter circuit 12 starts operation and a voltage higher than a prescribed value is induced in a detection winding Tr1c of an inverter transformer Tr1, a transistor Q2 is turned on and the capacitor C3 is no longer charged, thus the trigger voltage is no longer generated.例文帳に追加
インバータ回路12が動作を開始してインバータトランスTr1 の検出巻線Tr1cに所定値以上の電圧を誘起すると、トランジスタQ2をオンしてコンデンサC3を充電しなくなりトリガ電圧は発生しない。 - 特許庁
例文
Since a direct current passes through the inductor L2, the inductor L2 is saturated, the resonant frequency of the inductors L1, L2 and the capacitor C3 becomes high, and thereby, phase advancing switching of the field effect transistors Q1, Q2 is prevented.例文帳に追加
インダクタL2には直流が流れるためこのインダクタL2は飽和し、インダクタL1，L2とコンデンサC3との共振周波数が高くなり、電界効果トランジスタQ1，Q2の進相スイッチングを防止する。 - 特許庁
A current limiting element IL is connected to the gate of a transistor Q2 and the current of a control signal S2 which is to be inputted to the gate of the transistor Q2 is limited by the element IL.例文帳に追加
トランジスタＱ２のゲートに電流制限素子ＩＬを接続し、電流制限素子ＩＬによりトランジスタＱ２のゲートへ入力される制御信号Ｓ２の電流を制限する。 - 特許庁
The semiconductor memory 1 has a plurality of SRAM cells 11 provided with a pair of access transistors Q1 and Q1', a pair of drive transistors Q2 and Q2' and a pair of load transistors Q3 and Q3'.例文帳に追加
半導体記憶装置１は、一対のアクセストランジスタＱ１，Ｑ１’、一対のドライブトランジスタＱ２，Ｑ２’および一対の負荷トランジスタＱ３，Ｑ３’を有するＳＲＡＭセル１１，１１，…を備えている。 - 特許庁
In light-load operation mode, the switching loss of the main switching elements Q1, Q2 is suppressed by turning on and off each main switching element Q1, Q2 after inductor current is inverted.例文帳に追加
軽負荷動作モードでは、インダクタ電流がターンオン時から反転してから各メインスイッチング素子Ｑ１，Ｑ２のオンオフすることによって、メインスイッチング素子Ｑ１，Ｑ２のスイッチング損失を抑制する。 - 特許庁
A transistor Q2 is controlled by a signal VCCCNT from the system control part 3 in the normal mode and comes into a GND level in a power saving state to feed VCC constantly by the transistor Q2.例文帳に追加
トランジスタＱ２は通常モード時はシステム制御部３からの信号ＶＣＣＣＮＴにより制御され、省エネルギ状態ではＧＮＤレベルになり、ＶＣＣをトランジスタＱ２により常に給電する。 - 特許庁
The second oil pressure chamber Q2 is formed independently of the first oil pressure chamber Q1 on the same side as in the first oil pressure chamber Q1 with respect to the piston 30 so that the hydraulic oil to operate the piston 30 is supplied to the chamber Q2.例文帳に追加
第２油圧室Ｑ２は、ピストン３０に対して第１油圧室Ｑ１と同じ側に第１油圧室Ｑ１と独立して形成され、ピストン３０を作動させるための作動油が供給される。 - 特許庁
The current compensation circuit 10 generates a current I6 corresponding to the sum of base currents of the bipolar transistors Q1 and Q2 on the basis of the current I1, and supplies the current to bases of the bipolar transistors Q1 and Q2.例文帳に追加
電圧補償回路１０は、電流Ｉ１に基いてバイポーラトランジスタＱ１，Ｑ２のベース電流の和に相当する電流Ｉ６を生成し、その電流Ｉ６をバイポーラトランジスタＱ１，Ｑ２のベースに供給する。 - 特許庁
The booster circuit U includes a booster coil L, a transistor Q1, a transistor Q2, and a capacitor C2, and a Zener diode Z is connected in parallel with the transistor Q2.例文帳に追加
昇圧回路Ｕは昇圧用コイルＬとトランジスタＱ１とトランジスタＱ２とコンデンサＣ２とを備え、ツェナーダイオードＺをトランジスタＱ２に対し並列接続した。 - 特許庁
When the temperature rises and the resistance of a thermister NTC2 decreases, a divided voltage of a power supply voltage Vcc2 by a resistor R6 is decreased, a base level of transistor(TR) Q2 is decreased and its collector level rises but the TR Q2 is saturated.例文帳に追加
温度が上昇し、サーミスタＮＴＣ２の抵抗値が減少すると、抵抗Ｒ６による電源電圧ＶCC2の分圧電圧が減少し、トランジスタＱ２のベース電位が低下し、コレクタ電位は上昇するが飽和するようになる。 - 特許庁
When a both-terminal voltage of the capacitor C4 reaches a threshold voltage of a switching element Q4, the switching element Q4 is turned on, and the gate voltage of the switching element Q2 is tripped to turn the element Q2 off.例文帳に追加
コンデンサＣ４の両端電圧がスイッチング素子Ｑ４のスレッショルド電圧に達すると、スイッチング素子Ｑ４がオンになり、スイッチング素子Ｑ２のゲート電圧が引き抜かれ、スイッチング素子Ｑ２がオフになる。 - 特許庁
The voltage/current converter 20 is composed of a pair of mutually different conductive transistor Q1 and Q2, connected in series via an emitter resistance located between a power source Vcc and a ground.例文帳に追加
電圧—電流変換部２０は、電源Vccおよび接地間にそれぞれエミッタ抵抗REを介して直列接続される異なる導電形の１対のトランジスタQ1およびQ2により構成される。 - 特許庁
A high frequency AC is generated from the output voltage of the voltage booster chopping circuit 13A by switching FETs Q2, Q3, and fluorescent lamps FL1, FL2 are started and operated by equalizing each lamp current with a balancer L3.例文帳に追加
昇圧チョッパ回路13の出力電圧を、電界効果トランジスタQ2および電界効果トランジスタQ3をスイッチングして、高周波交流を発生し、バランサL3でランプ電流をそれぞれ等しくして蛍光ランプFL1 ，FL2 を始動、点灯する。 - 特許庁
A 1st transistor(TR) Q1 and a 2nd TR Q2 of diode-connection constitution constitute a differential pair and the 1st and 2nd TR Q1 and Q2 are set nearly equal in emitter current density to each other.例文帳に追加
第１トランジスタＱ１と、ダイオード接続構成の第２トランジスタＱ２とが差動対を構成し、第１トランジスタＱ１と第２トランジスタＱ２の各エミッタ電流密度を互いにほぼ等しく設定する。 - 特許庁
If the output current IL increases and a voltage generated at the both ends of the resistor R2 reaches a voltage VBE between the base and the emitter of the transistor Q2, the transistor Q2 is turned on.例文帳に追加
そして出力電流ＩＬが増加し、抵抗Ｒ２の両端に発生する電圧がトランジスタＱ２のベース・エミッタ間電圧Ｖ_BEに達すると、トランジスタＱ２がオン状態となる。 - 特許庁
A PMOS transistor Q3 is connected between the gates of the PMOS transistors Q1, Q2, and a PMOS transistor Q4 is connected between the source and the gate of the PMOS transistor Q2.例文帳に追加
ＰＭＯＳトランジスタＱ１，Ｑ２のゲート間にＰＭＯＳトランジスタＱ３を接続し、ＰＭＯＳトランジスタＱ２のソース・ゲート間にＰＭＯＳトランジスタＱ４を接続する。 - 特許庁
The other end of the primary winding T1 is connected to a switching transistor Q2 and another resonance circuit comprising at least an output voltage stabilizing means is connected to the transistor Q2 through a switch SW.例文帳に追加
また１次巻線Ｔ1の他方の端部がスイッチング用のトランジスタＱ2 に接続され、トランジスタＱ2 にスイッチＳW を介して出力電圧安定化手段を含む共振回路が接続される。 - 特許庁
The reception signal from the vibration element 14 is converted by a transistor Q2 from the voltage signal to the current signal and the current signal is sent to the main body side as the change of the collector current of Q2 flowing in the signal line 20A.例文帳に追加
振動素子１４からの受信信号はトランジスタＱ２によって電圧信号から電流信号に変換され、信号線２０Ａを流れるＱ２のコレクタ電流の変化として電流信号が本体側に流される。 - 特許庁
Transistors(TRs) Q1, Q2 configure a differential amplifier circuit and collectors of the TRs Q1, Q2 are connected to a node ND1 via resistive elements R1, R2 forming load circuits respectively.例文帳に追加
トランジスタＱ１とＱ２により差動増幅回路を構成し、トランジスタＱ１とＱ２のコレクタがそれぞれ負荷回路をなす抵抗素子Ｒ１とＲ２を介してノードＮＤ１に接続する。 - 特許庁
The secondary coils L1, L2 are means for limiting the rate of increase in the current passed through the main switching elements Q1, Q2 so that an on operation for each of the main switching elements Q1, Q2 is set as zero-current switching.例文帳に追加
一方、２次側コイルＬ１，Ｌ２は、主スイッチング素子Ｑ１，Ｑ２のそれぞれのオン操作をゼロ電流スイッチングとすべく、主スイッチング素子Ｑ１，Ｑ２を流れる電流の増加速度を制限する手段である。 - 特許庁
A TR P2 sets a base voltage of a TR Q2 in response to a signal of an output node ND1 of a differential circuit so as to set an emitter voltage of the TR Q2 to have nearly the same level as a reference voltage Vref.例文帳に追加
トランジスタＰ２により差動回路の出力ノードＮＤ１の信号に応じてトランジスタＱ２のベース電圧を設定し、トランジスタＱ２のエミッタ電圧をほぼ基準電圧Ｖ_ref と同レベルに設定する。 - 特許庁
The drive circuit 6 starts power feeding to a gate g2 on a high-pressure side provided in one switching element Q2 or Q1 before stopping power feeding to a gate g1 on a low-pressure side provided in the other switching element Q1 or Q2.例文帳に追加
駆動回路６は、一方のスイッチング素子Ｑ１，Ｑ２が備える低圧側ゲートｇ１への給電が停止する前に、他方のスイッチング素子Ｑ２，Ｑ１が備える高圧側ゲートｇ２への給電を開始する。 - 特許庁
An FET Q2 is connected in parallel between the input and the output of the DC/DC converter 2, and this power unit is provided with a time constant circuit 51 which slowly changes the gate signal of the FET Q2.例文帳に追加
ＤＣ／ＤＣコンバータ２の入出力間に並列にＦＥＴＱ２を接続し、このＦＥＴＱ２のゲート信号を緩やかに変化させる時定数回路５１を設ける。 - 特許庁
The base of the auxiliary switching transistor Q2 is connected with one end of a choke coil L1 via a parallel circuit comprising a resistor R5 and a capacitor C4, and an operational relation is expressed as 'on-on' to between the auxiliary switching transistor Q2 and a main switching transistor Q1.例文帳に追加
補助スイッチングトランジスタＱ２のベースは抵抗Ｒ５とコンデンサＣ４の並列回路を介してチョークコイルＬ１の一端に接続し、、主スイッチングトランジスタＱ１との動作関係を「オン−オン」とする。 - 特許庁
Further, the quality value q1 of the pulse wave signal and the quality value q2 of the electrocardiogram signal are computed to determine whether a sensor signal is good or not based on the quality values q1, q2.例文帳に追加
また、脈波信号の品質値ｑ１と心電信号の品質値ｑ２とを算出し、品質値ｑ１，ｑ２を基にセンサ信号の良否を判定する。 - 特許庁
The high frequency mixer circuit employs a common emitter transistor(TR) Q1 and an emitter follower TR Q2, resistors R1, R2 are a load of the TR Q1 in terms of DC and act like an emitter resistor of the TR Q2.例文帳に追加
トランジスタＱ１がエミッタ接地、トランジスタＱ２がエミッタフォロアとなっており、抵抗Ｒ１、Ｒ２が直流的にはトランジスタＱ１の負荷になるとともに、トランジスタＱ２のエミッタ抵抗となっている。 - 特許庁
The first bias voltage Vg1 of the amplifier Q1 is set to be higher than the second bias voltage Vg2 of the amplifier Q2 so that the amplifier Q1 is operational between Class B and AB, and Q2 is operational in Class C.例文帳に追加
Ｑ１がＢ級からＡＢ級までのいずれかの級で動作しＱ２が未満のＣ級で動作するように、Ｑ１の第１バイアス電圧Ｖｇ１は、Ｑ２の第２バイアス電圧Ｖｇ２よりも高い。 - 特許庁
The controller 51 contains a function to break and latch the switching element Q2 when a current flows into the switching element Q2 in the direction opposite to the one in ON status.例文帳に追加
コントローラ５１は、スイッチング素子Ｑ２にオン時とは逆向きの電流が流れるとスイッチング素子Ｑ２を遮断してラッチする機能を備える。 - 特許庁
An abnormality detection part 422 detects the inconsistency between the operations of the switching elements Q1 and Q2 assumed by the drive of the switching drive part 421 and the actual operations of the switching elements Q1 and Q2.例文帳に追加
異常検知部４２２は、スイッチング駆動部４２１による駆動により想定されるスイッチング素子Ｑ１、Ｑ２の動作と、スイッチング素子Ｑ１、Ｑ２の現実の動作との不一致を検知する。 - 特許庁
Voltage differences between the gates and sources of respective TRs Q1, Q2 are controlled by the level shift circuit 4 so that a current of a required amount is allowed to flow into a main current line of the TR Q2.例文帳に追加
レベルシフト回路４によりトランジスタＱ１、Ｑ２の各ゲート、ソース間電圧の差を調節し、トランジスタＱ２の主電流路に所望の大きさの電流が流れるようにする。 - 特許庁
When power is turned off and current supply from the constant current sources I1 and I2 is interrupted, the bases of the transistors Q1 and Q2 have the ground potential and the transistors Q1 and Q2 are turned on to discharge the capacitors C1 and C2.例文帳に追加
電源がオフされ、定電流源Ｉ１，Ｉ２からの電流がなくなると、トランジスタＱ１，Ｑ２のベースはグランド電位になり、トランジスタＱ１，Ｑ２がオンして、コンデンサＣ１，Ｃ２の充電電荷が放電される。 - 特許庁
In a direct current of a DC power source E, a drive circuit 12 alternately turns on and off electric field effect transistors Q1, Q2 according to a control circuit 15, and an inverter circuit 11 outputs a high frequency to start/light fluorescent lamps FL1, FL2.例文帳に追加
直流電源Ｅの直流を、制御回路15に従いドライブ回路12は交互に電界効果トランジスタQ1，Q2をオン、オフし、インバータ回路11が高周波出力し、蛍光ランプFL1 ，FL2 を始動、点灯する。 - 特許庁
The control device 100 of the fuel cell system 100 memorizes these first flow rate Q1 and the second flow rate Q2 and keeps the circulation flow rate of gas at the second flow rate Q2 or more and at the first flow rate Q1 or less.例文帳に追加
燃料電池システム１の制御装置１００は、これら第１流量Ｑ１と第２流量Ｑ２とを記憶し、ガスの循環流量を第２流量Ｑ２以上且つ第１流量Ｑ１以下としている。 - 特許庁
An output VGS of the transistor Q2 is supplied to the control terminal of the transistor Q3 to momentarily control the turn-OFF state of the transistor Q3 based on every current pulse.例文帳に追加
トランジスタQ2の出力VGSは、トランジスタQ3の制御端子へ供給され、電流パルス毎に基づいてトランジスタQ3のターンオフ瞬間を制御する。 - 特許庁
A constant current circuit includes: a pair of MOS transistors Q2, Q3 mutually constituting a current mirror; a current detection resistor (R4, R5) connected to a drain of one transistor Q2 in series; and a regulator circuit (constant voltage control part 2) controlling a drain current (I_2D) of the transistor Q2 constantly based on an inter-terminal voltage of the current detection resistor.例文帳に追加
定電流回路は、互いにカレントミラーを構成する一対のＭＯＳトランジスタＱ２，Ｑ３と、一方のトランジスタＱ２のドレインに直列に接続される電流検出抵抗（Ｒ４，Ｒ５）と、この電流検出抵抗の端子間電圧に基づいてトランジスタＱ２のドレイン電流（Ｉ_２Ｄ）を一定に制御するレギュレータ回路（定電圧制御部２）とを備える。 - 特許庁
The switching elements Q2 and Q3 are mounted so as to be adjacent to each other along the width direction of the printed circuit board 100A, with the lead of the switching element Q2 being parallel with the longitudinal direction, and the lead of the switching element Q3 being perpendicular to the longitudinal direction and facing the lead side of the switching element Q2.例文帳に追加
スイッチング素子Ｑ２，Ｑ３は、プリント配線板１００Ａの短手方向に沿って互いに隣り合い、スイッチング素子Ｑ２のリードが長手方向に対して平行となり、スイッチング素子Ｑ３のリードが長手方向に対して垂直となってスイッチング素子Ｑ２のリードの側を向く状態で、実装される。 - 特許庁
Furthermore, the charging control IC11 makes the gate/source voltage VGS of the transistor Q2 changes, increases the drain/source resistance RDS of the transistor Q2, and increases the drain/source voltage VDS of the transistor Q2 so as to keep the value of the battery voltage VBATT constant (V1).例文帳に追加
充電制御用ＩＣ１１はトランジスタＱ２のゲート・ソース間電圧ＶＧＳを変化させ、トランジスタＱ２のドレイン・ソース間抵抗ＲＤＳを大きくし、トランジスタＱ２のドレイン・ソース間電圧ＶＤＳを大きくすることで、電池電圧ＶＢＡＴＴの値をＶ１一定になるように制御する。 - 特許庁
The initial conduction angle of the second semiconductor switching element Q2 is set smaller than the initial conduction angle of a first semiconductor switching element Q1 so that the current value per unit time duration, flowing to an input side capacitor C1 from an output side capacitor C2 to the second semiconductor switching element Q2 may not become below an allowed value that does not damage the second semiconductor element Q2.例文帳に追加
出力側コンデンサＣ２から第２の半導体スイッチング素子Ｑ２を通して入力側コンデンサＣ１に流れる単位時間当たりの電流値が、第２の半導体スイッチング素子Ｑ２を破壊することがない許容値以下になるように、第２の半導体スイッチング素子Ｑ２の初期導通角を第１の半導体スイッチング素子Ｑ１の初期導通角よりも小さく設定する。 - 特許庁
Further, a base bias circuit consisting of a resistor R1 and a resistor R2 to the bases of the transistors Q1 and Q2 for oscillation, a crystal vibrator Y1 is inserted and connected between the bases of the transistors Q1 and Q2 for oscillation and ground, and in addition, the collectors of the transistors Q1 and Q2 for oscillation are connected to a power supply voltage Vcc line.例文帳に追加
更に、発振用トランジスタＱ１、Ｑ２のベースに抵抗Ｒ１及び抵抗Ｒ２とから成るベースバイアス回路を接続すると共に、発振用トランジスタＱ１、Ｑ２のベース・接地間に水晶振動子Ｙ１を挿入接続し、更に、発振用トランジスタＱ１、Ｑ２のコレクタと電源電圧Ｖｃｃラインと接続したものである。 - 特許庁
The synchronous rectifier control circuit 4 holds the transistors Q1, Q2 simultaneously ON in a short time by controlling overlap of drive signals to the transistors Q1, Q2 and minimizes the effect of stray inductances L(Stray)1 and L(Stray)2 at the branch of the synchronous transistors Q1, Q2, thus reducing conduction loss.例文帳に追加
同期整流器制御回路４は、トランジスタＱ１及びＱ２へのドライブ信号のオーバーラップを制御することによって、短い時間の間に同時にトランジスタＱ１及びＱ２をオンに保持して、同期トランジスタＱ１及びＱ２の分岐における浮遊インダクタンスＬ（Ｓｔｒａｙ）_１及びＬ（Ｓｔｒａｙ）_２の効果を最小化し、それによって伝導損失を減少させる。 - 特許庁
例文
A switching controller CNT switches MOS transistors Q1 and Q2 in roughly the same phase, and in the process of switching these MOS transistors q1 and Q2, it switches off the MOS transistor Q2 small in current capacity to delay it behind the MOS transistor Q1 large in current capacity.例文帳に追加
スイッチング制御部ＣＮＴは、ＭＯＳトランジスタＱ１，Ｑ２を略同相でスイッチング制御すると共に、これらＭＯＳトランジスタＱ１，Ｑ２をスイッチングさせる過程で、電流容量の大きなＭＯＳトランジスタＱ１に対し、電流容量の小さなＭＯＳトランジスタＱ２を遅らせてオフ状態に制御する。 - 特許庁