weblio英語例文検索 (original) (raw)
q2を含む例文一覧と使い方
該当件数 : 1820件
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 36 37 次へ＞
例文
A comparator circuit 10 is provided with a CMOS invertor circuit 11 including an NMOS transistor Q1 and a PMOS transistor Q2, wherein the gates of the transistors Q1 and Q2 are connected and used as an input terminal 12, and the drains of the transistors Q1 and Q2 are connected and used as an output terminal 13.例文帳に追加
コンパレータ回路１０は、ＮＭＯＳトランジスタＱ１とＰＭＯＳトランジスタＱ２とを含み、両トランジスタＱ１，Ｑ２のゲート同士が接続されて入力端子１２とされ、両トランジスタＱ１，Ｑ２のドレイン同士が接続されて出力端子１３とされるＣＭＯＳインバータ回路１１を備える。 - 特許庁
The liquids Q1 and Q2 in the spaces 12a and 12b are selectively discharged through a plug body 2.例文帳に追加
栓体２により、液体封入空間１２ａ及び１２ｂの液体Ｑ１及びＱ２を選択的に注ぎ出す。 - 特許庁
The Darlington connection of third and fourth transistors Q3 and Q4 is performed to the first and second transistors Q1 and Q2.例文帳に追加
第１及び第２のトランジスタＱ1 、Ｑ2 に第３及び第４のトランジスタＱ3 、Ｑ4をダーリントン接続する。 - 特許庁
In series to these bipolar transistors Q1, Q2, resistors R1, R2 are connected, respectively, which have mutually different temperature coefficients.例文帳に追加
これらのバイポーラトランジスタＱ１，Ｑ２には、互いに異なる温度係数を有する抵抗Ｒ１，Ｒ２がそれぞれ直列に接続されている。 - 特許庁
例文
When the switch Q2 is turned off, a leakage inductance L1, the excitation inductance of the transformer 1, and a capacitor C1 cause voltage resonance.例文帳に追加
スイッチＱ２がオフすると、漏れインダクタンスＬ１と変圧器１の励磁インダクタンスとコンデンサＣ１とで電圧共振を起こす。 - 特許庁
例文
The switching element Q1, Q2 functions as a switching element usable for a chopper for every half cycle of an ac power source AC.例文帳に追加
ここに、スイッチング素子Ｑ１，Ｑ２が交流電源ＡＣの半サイクル毎にチョッパ兼用のスイッチング素子として機能する。 - 特許庁
A first-phase rectifying circuit is arranged which comprises first to sixth diodes D1 to D6 and first and second switches Q1, Q2.例文帳に追加
第１〜第６のダイオードＤ１ 〜Ｄ６と第１及び第２のスイッチＱ１、Ｑ２ とから成る第１相の整流回路を設ける。 - 特許庁
The voltage controlled oscillator is provided with MOS transistors Q1 and Q2 (and Q3 and Q4) constituting a negative resistance circuit and the resonance circuit.例文帳に追加
電圧制御発振器は、負性抵抗回路を構成するＭＯＳトランジスタＱ１，Ｑ２（およびＱ３，Ｑ４）と、共振回路とからなる。 - 特許庁
An adjustment circuit 35 turns ON/OFF an NPN bipolar transistor Q2 according to the voltage level of an externally input control signal LV.例文帳に追加
調整回路３５は、外部から入力される制御信号ＬＶの電圧レベルに従ってＮＰＮバイポーラトランジスタＱ２をオン／オフする。 - 特許庁
例文
The transistors Q1 and Q2 function as base grounded circuits during reception and function as collector grounded circuits during transmission.例文帳に追加
トランジスタＱ１，Ｑ２は受信時にベース接地回路として機能し、送信時にコレクタ接地回路として機能する。 - 特許庁
例文
The electrostatic protection circuit 1 comprises a bipolar transistor Q1, a bipolar transistor Q2, and an FET 10.例文帳に追加
静電保護回路１は、バイポーラトランジスタＱ１、バイポーラトランジスタＱ２、およびＦＥＴ１０を備えている。 - 特許庁
Another element group of diodes D5 and D6 are provided between the source terminal of the transistor Q2 and a ground.例文帳に追加
トランジスタＱ２のソース端子とグランドとの間にダイオードＤ５，Ｄ６からなる素子群を設ける。 - 特許庁
A current limiter circuit 4 is composed of these resistors R3 and R5, and the control transistor Q2, the diodes D2 and D3.例文帳に追加
この抵抗Ｒ３、Ｒ５、制御トランジスタＱ２、ダイオードＤ２およびＤ３によりカレントリミッタ回路４を構成する。 - 特許庁
The collectors of the transistors Q1 and Q2 are grounded via a resistor R2, and the both edge voltages of the resistor R2 are detected by a voltage detecting circuit 5.例文帳に追加
トランジスタＱ１，Ｑ２のコレクタを抵抗Ｒ２を介して接地し、抵抗Ｒ２の両端電圧を電圧検出回路５により検出する。 - 特許庁
Capacitors C1, C2 and an inductor L1 are connected in series between emitters of the bipolar transistors Q1, Q2.例文帳に追加
バイポーラトランジスタＱ１、Ｑ２のエミッタ間にキャパシタＣ１、Ｃ２，インダクタＬ１を直列に接続する。 - 特許庁
Apexes Q2 of waveformed convex parts 22A, 22B are arranged with a distance t along a bridge axial direction with respect to apexes Q1 of the concave parts 21A, 21B.例文帳に追加
波形の凸部２２Ａ、２２Ｂの頂点Ｑ２を凹部２１Ａ、２１Ｂの頂点Ｑ１に対して橋軸方向に距離ｔ離れて配置する。 - 特許庁
In addition, a color aberration can be reduced greatly by moving a charged beam 87 at high velocity only inside the quadrupole lenses Q2 and Q3.例文帳に追加
さらに、四極子レンズＱ２，Ｑ３内でのみ荷電ビーム８７を高速で等速移動させることにより色収差を大幅に低減する。 - 特許庁
Two main switches Q1 and Q2 on the primary side of a half bridge converter are turned on/off alternately and asymmetrically.例文帳に追加
ハーフブリッジコンバータにおける一次側の２つのメインスイッチＱ１，Ｑ２を交互にかつ非対称的にオン・オフする。 - 特許庁
The transistor Q2 is adjacent to the coupling capacitor C8 with its main face opposed to the latter C8.例文帳に追加
トランジスタＱ２は、その主面が結合用コンデンサＣ８と対向する状態で、当該結合用コンデンサＣ８に近接している - 特許庁
The comparator 1 compares an output Q1 from the first register R1 and the output Q2 from the second register R2, and outputs a first error signal.例文帳に追加
比較器１は、第１レジスタＲ１の出力Ｑ１と第２レジスタＲ２の出力Ｑ２との比較を行い、第１エラー信号を出力する。 - 特許庁
The semiconductor device is provided with load transistors Q5, Q6, driving transistors Q3, Q4, and transferring transistors Q1 and Q2.例文帳に追加
半導体装置は、負荷トランジスタＱ５，Ｑ６と、駆動トランジスタＱ３，Ｑ４と、転送トランジスタＱ１，Ｑ２とを含むメモリセルを備える。 - 特許庁
Inductor strip lines 2, 3 of the other LC resonators Q1, Q2 are combline-connected.例文帳に追加
残りのＬＣ共振器Ｑ１とＱ２のインダクタ用ストリップライン２と３はコムライン結合している。 - 特許庁
The decode circuit 3 decodes the data Q5, Q4, Q4, Q2, Q1 to generate test mode selection signals TEST1-TEST16.例文帳に追加
デコード回路３は、データＱ５、Ｑ４、Ｑ２、Ｑ１をデコードしてテストモード選択信号ＴＥＳＴ１〜ＴＥＳＴ１６を生成する。 - 特許庁
The PCU 10 contains switching elements Q1, Q2 and Q11 to Q16 fixed on a substrate by solder.例文帳に追加
ＰＣＵ１０は、半田によって基板上に固着されたスイッチング素子Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６を含む。 - 特許庁
The guide roller 21 and the guide bracket 11 restrict the engine hood 3 being opened so that its front end moves in loci Q1 and Q2.例文帳に追加
エンジンフード３開時にその先端での移動軌跡がＱ_1，Ｑ_2となるように、ガイドローラ２１とガイドブラケット１１とで規制する。 - 特許庁
The difference of the currents Icn1, Icn2 is based on a difference ΔVce of collector-emitter voltages Vcen1, Vcen2 of the transistors Q1, Q2.例文帳に追加
電流Icn1，Icn2の差は、トランジスタＱ１，Ｑ２のそれぞれのコレクタ−エミッタ間電圧Vcen1，Vcen2の差ΔVceに基づいている。 - 特許庁
When overcurrent is detected by turning-on of the detection transistor Q1, the output transistor Q2 is not turned on.例文帳に追加
これにより，検出用トランジスタＱ１のオンにて過電流が検出されると，出力トランジスタＱ２がオンされないようにした。 - 特許庁
First and second bipolar transistors Q1 and Q2 have emitter terminals connected commonly and constitute an input differential pair.例文帳に追加
第１、第２バイポーラトランジスタＱ１、Ｑ２は、エミッタ端子が共通に接続され、入力差動対を構成する。 - 特許庁
The second oil pressure port P3 is provided independently of the first oil pressure port P2 so that the hydraulic oil is supplied to the second oil pressure chamber Q2.例文帳に追加
第２油圧ポートＰ３は、第１油圧ポートＰ２とは独立して設けられ、第２油圧室Ｑ２に作動油を供給する。 - 特許庁
Each of the current mirror circuits 11, 12 then functions as an active load of each of the transistors Q1, Q2.例文帳に追加
そして、各カレントミラー回路１１，１２は、各トランジスタＱ１，Ｑ２の能動負荷として機能する。 - 特許庁
The ramp generator Q2 and the ramp integrator U1 are reset at a horizontal rate by reset pulses with differing durations.例文帳に追加
ランプ発生器Ｑ２およびランプ積分器Ｕ１は、持続時間が異なるリセット・パルスにより水平レートでリセットされる。 - 特許庁
A feeble current flowing through the element is supplied to a transistor Q3 from a current mirror circuit with transistors Q1, Q2.例文帳に追加
素子に流れる微弱な電流が、トランジスタＱ1 ，Ｑ2 によるカレントミラー回路からトランジスタＱ3 に供給される。 - 特許庁
Where, NPN transistors Q3, Q4 are connected in parallel with the NPN transistors Q1, Q2.例文帳に追加
ここにおいて，ＮＰＮトランジスタＱ１，Ｑ２に対して，ＮＰＮトランジスタＱ３，Ｑ４をそれぞれ並列に設けた。 - 特許庁
A drive circuit 6 alternately turns on/off the switching elements Q1 and Q2 based on a control signal S1 input from an oscillation control circuit 5.例文帳に追加
駆動回路６は、発振制御回路５から入力される制御信号Ｓ１に基づいてスイッチング素子Ｑ１，Ｑ２を交互にオン／オフさせる。 - 特許庁
Thus, a drain current in response to a digital value received by the R-2R ladder circuit 1 flows into the MOSFET Q2.例文帳に追加
したがって、Ｒ−２Ｒラダー回路１に入力されるデジタル値に応じたドレイン電流がＭＯＳＦＥＴＱ２に流れる。 - 特許庁
The NPN-type transistors Q1, Q2 and the PNP transistors Q3, Q4 have approximately the same conductance and the same current.例文帳に追加
ＮＰＮ型トランジスタＱ１，Ｑ２とＰＮＰ型トランジスタＱ３，Ｑ４とは、同一電流で同一コンダクタンス値と近似する。 - 特許庁
In each of the switching elements Q1, Q2, Q3 and Q4, each of diodes D1, D2, D3 and D4 is connected in parallel with a reverse current- carrying energizing polarity.例文帳に追加
各スイッチング素子Ｑ1，Ｑ2，Ｑ3，Ｑ4には、これと並列に通電の極性を逆向きにしてダイオードＤ1，Ｄ2，Ｄ3，Ｄ4が接続されている。 - 特許庁
A coil L1 as an inductive element is connected between the drain of the MOS transistor Q1 and the drain of the MOS transistor Q2.例文帳に追加
また、ＭＯＳトランジスタＱ１のドレインとＭＯＳトランジスタＱ２のドレインとの間に、誘導性素子であるコイルＬ１が接続されている。 - 特許庁
A transistor Q1 supplies a collector current I_CQ1 to the input side transistor Q2 of a current mirror circuit of a 1st stage.例文帳に追加
トランジスタＱ1は、第１段のカレントミラー回路の入力側トランジスタＱ2にコレクタ電流Ｉ_ＣＱ１を供給する。 - 特許庁
Two electric charges (Q1, Q2) are output from the respective pixels P(m, n) as the signals d'(m, n) which have the above distance information.例文帳に追加
各画素Ｐ（ｍ，ｎ）からは、上述の距離情報を有する信号ｄ’（ｍ，ｎ）として２つの電荷量（Ｑ１，Ｑ２）が出力される。 - 特許庁
This electronic switch device 1 for AC uses PW MOSFETs Q1, Q2 as elements applying a commercial AC voltage to a load LD.例文帳に追加
交流用電子スイッチ装置１では、商用交流電圧を負荷ＬＤへ印加する素子として、ＰＷ ＭＯＳＦＥＴＱ１，Ｑ２を用いている。 - 特許庁
According to this, the collector-emitter voltage of the transistors Q1 and Q2 is made constant regardless of the state of the external circuit.例文帳に追加
これにより、トランジスタＱ１及びＱ２のコレクタ−エミッタ間電圧は外部回路の状態に関わらず一定の電圧値になる。 - 特許庁
A constant current circuit is configured with operational amplifiers OP1, OP2, MOSFETs Q1, Q2, Q3, Q4, Q5 and an R-2R ladder circuit 1.例文帳に追加
演算増幅器ＯＰ１，ＯＰ２とＭＯＳＦＥＴＱ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５とＲ−２Ｒラダー回路１とを用いて定電流回路が構成される。 - 特許庁
Assume that momentary overcurrent IH is detected (decoder output A) when the counts (Q1, Q2, Q3) are (0, 0, 0).例文帳に追加
カウンタ値（Ｑ１、Ｑ２、Ｑ３）が（０、０、０、）の時（デコーダ出力値Ａ）に、機器本体の瞬時過電流ＩＨを検知したとする。 - 特許庁
A first upper stage differential circuit composed of Q1, Q2, R1, and R2 acquires a voltage level of output terminals 7 and 8.例文帳に追加
Ｑ１，Ｑ２，Ｒ１，Ｒ２から成る第１の上段差動回路は出力端子７，８の電圧レベルを取り込む。 - 特許庁
A relation (a combustion condition) between an input number initially set based on the Q1 and Q2 values and a fuel amount is corrected (S22).例文帳に追加
Ｑ1，Ｑ2値に基づき初期設定された入力号数に対する燃料量の関係（燃焼条件）を補正する（Ｓ２２）。 - 特許庁
Trash bags can be fixed by bag retainers Q1 or Q2 on a lid bottom portion when set in advance, and can be individually removed out from either place.例文帳に追加
また、あらかじめごみ袋を取り付ける際も蓋下部の袋押え（Ｑ１，Ｑ２）で固定でき、取り出しも１箇所づつ単独で行える。 - 特許庁
A resonator Q2 is composed of the divided electrode 15, the end connecting electrode 17, the ground electrode 13, and the dielectric substrate 12.例文帳に追加
分割電極１５と端面接続電極１７とグランド電極１３と誘電体基板１２とで共振器Ｑ２を構成している。 - 特許庁
An active noise blocking circuit 1 is arranged between elements Q1 and Q2 for constituting a logic circuit inside the IC and a power supply line.例文帳に追加
ＩＣ内の論理回路を構成する素子：Ｑ１，Ｑ２と電源供給線との間に能動ノイズ阻止回路１を配置する。 - 特許庁
例文
A current source Q2 creates the correction current I2 corresponding to the output of the signal processing circuit C2 and the potential VAN2.例文帳に追加
電流源Ｑ2は、信号処理回路Ｃ2の出力と電位ＶAN2とに対応した補正電流Ｉ2を生成する。 - 特許庁