Грездов — Автор (original) (raw)
Грездов
Процессор
Номер патента: 1725224
Опубликовано: 07.04.1992
Авторы: Грездов, Космач, Лещенко, Лобок, Логвиненко
МПК: G06F 15/00, G06F 15/78
Метки: процессор
...операнда поступает через блок 1 на первый информационный вход-выход 12 процессора. По тактирующему сигналу хз происходит выдача управляющих сигналов на выходы поля внешнего управления 18 процессора, а также производится запись нового значения операнда на место его прежнего значения в блоке 7 оперативной памяти. В дальнейшем при отсутствии сигнала запроса на обработку следующим т снимается сигнал "Процессор занят", и процессор переходит в режим ожидания.Для преобразования операндов неалигативного типа одновременной подачей сигналов "Запись" и "Обработка" на вход 15 режима работы и синхронизации может устанавливаться режим, при котором поступающий с общих шин вычислительной системы операнд перед записью в блок оперативной памяти и...
Устройство для ввода информации
Номер патента: 1716499
Опубликовано: 28.02.1992
Авторы: Бардаченко, Герасимчук, Грездов, Космач
МПК: G06F 3/02
Метки: ввода, информации
...выходамиустройства. Устройство содержит также считывающий элемент в виде щупа ; ЗО11, подключенный к источнику питания.Устройство работает следующим об"разом.Ввод информации осуществляется35одновременным воздействием на горизонтальные и вертикальные проводники 2, 3 матрицы 1 в местах их перекрещивания (узлах матрицы) щупа 11,к которому подключено возбуждающее 40постоянное напряжение. Как видно изсхемы, возбуждающее напряжение, поданное в узел матрицы, через соответствующие строки и. столбцы резисторов 1 и 5 подается на одну обкладку .первого и второго конденсаторов6 и 7, другие обкладки этих конденсаторов подключены к нулевому потенциалу устройства. Одновременно возбуждающее напряжение подается наэлемент ИЛИ-НЕ 10, который на...
Устройство для формирования векторов
Номер патента: 1697105
Опубликовано: 07.12.1991
Авторы: Грездов, Шимановский, Ярославкин
МПК: G09G 1/08
Метки: векторов, формирования
...В момент появления кода слова 10 сигнал на втором выходе блока 5 переводит регистры 1 и 2 в третье состояние, а сигнал на четвертом выходе блока 5 считывает данные иэ регистров 3,4, Сигнал формирования вектора с выхода счетчика 3 запрещает формирование сигнала готовности вплоть до окончания формирования вектора, Таким образом, слово, двоичный код которого 10, присутствует на входе в течение всего времени формирования вектора,После окончания формирования вектора появляется сигнал готовности, разрешающий смену входной информации, Если следующее слово имеет двоичный код 00, весь описанный цикл повторяется. При этом, если вследствие каких-либо причин напрякения на выходах интеграторов 7 и 8 отличаются от напряжений на выходах...
Устройство для решения систем уравнений
Номер патента: 1654844
Опубликовано: 07.06.1991
Авторы: Грездов, Симонян, Хачатрян, Чилингарян, Шихутский
МПК: G06G 7/38
Метки: решения, систем, уравнений
...(4)Ъ 1Перед решением системы уравнений необходимо настроить устройство. Настройка заключается в перепрограммировании блоков 11 памяти с учетом вида входящих в уравнения функций. Блоки 11 в узлах 1 и 2 Формирования непрерывных Функций осуществляют преобразование нескольких входных величин в выходные в соответствии с заложенными в них алгоритмами.Например, в случае решения систе" мы уравнений:Г, =1 Ч+(1,-1) Дц х-Мх=О Гг=1 К 1(+(1 х 1ЪЮх Иа-М=О (5)г. хя где 1,1,1 - моменты инерции летательного аппарата; Мх,М,М - моменты сил, приложенных к летательному апкарату; ИХ,4,Уг - искомые Угловые скорости вращения, описывающие движение летательного ап-. парата (ЛА) вокруг центра масс в связанной, прямоугольной, ЛА-центрической системе координат...
Устройство для вычисления функции =
Номер патента: 1525700
Опубликовано: 30.11.1989
Авторы: Грездов, Дубовой, Иванов, Микрюков, Стариченко
МПК: G06F 7/556
Метки: вычисления, функции
...3 с неиспользованными разрядамидробной части входной величины, реэ ультат хиспользуется в качествеаргумента аппроксиматора е , которыйсостоит иэ блока 4 памяти узловых знаэначений, комбинационного умножителя5 и второго сумматора 6,Аппроксиматор реализует выражениее ).=е +(е) х, где 1 - номер узх" х,; х;ла и работает следующим образом,Узловые значения Функции, вычисленные по старшим разрядам аргумента ххранятся.в блоке 4 памяти узловыхзначений, там же хранятся значения55производной Функции в узлах, Произведение производной на приращение Дхаргумента (мпадшие разряды х) суммируется с узловыми значениями Функции вторым сумматором 6, на выходе которого получается мантисса результата,Если знак аргумента отрицательный, то порядок результата...
Устройство для преобразования прямоугольных координат в полярные
Номер патента: 1515179
Опубликовано: 15.10.1989
Авторы: Грездов, Космач, Лобок, Логвиненко, Пилатовский
МПК: G06G 7/22
Метки: координат, полярные, преобразования, прямоугольных
...поступающих в реверсивные счетчики 10 и 11 и одноразрядного (с весом младшего разряда) компенсационного приращения, обеспечивающего в установившемся режиме динамическое равновесие процесса преобразования.Полярные координаты г,вычисляются путем решения системы управле- ний методом неявной функции,Вся область изменения полярного угла И (+180 ) для устойчивого и точного поиска решения разбивается на 4 участка таким образом, что каждый участок находится в двух соседних квадрантах. На каждом участке полярные координаты г и Ч определяются из решения системы рассогла- сований1515; гично формируются команды для г и Ч ца участках 3 и 4. В полном диапазоне изменения полярного угла, с учетом команд а и Ь, реализуемых компараторами 1 и 2, команды...
Стековое запоминающее устройство
Номер патента: 1513520
Опубликовано: 07.10.1989
Авторы: Грездов, Лещенко, Лобок, Шумада
МПК: G11C 19/00
Метки: запоминающее, стековое
...3 записи и один из счетчиков 4 или 9 записи, в зависимости отл наличия соответственно сигнала , или с перейдут в следующее состояние.Вход 19 записи устройства имеет приоритет по отношеншо к входу 20 чтения, т.е. при наличии сигнала запи 1513си одновременно с сигналом чтения будет происходить запись поступающей информации, чтобы исключить ее потерю.5Считывание информации, записанной в стек, производится следующим образом. При высоком уровне сигнала "Зались" и низком уровне сигнала "Чтение" на входах устройства блок 2 уп равления анализирует состояние стека, т.еналичие в нем записанной информации (сигнал 1 ) и наличие записанной информации на приоритетном уровне (сигнал 4 ). При наличии запи санной, но не считанной информации в...
Устройство для решения систем дифференциальных уравнений
Номер патента: 1476502
Опубликовано: 30.04.1989
Авторы: Грездов, Симонян, Чилингарян, Шихутский
МПК: G06J 1/02
Метки: дифференциальных, решения, систем, уравнений
...=Ь; (х)д ;Ц (х,)=а;(х,);10 а(х)=Ц;(х),где Ц; - вспомогательная Функция(1.=1И).Реализация метода градиентногодифференциального спуска в предлагаемом устройстве основана на очевидномиз (2) более медленном характере изменения величин Ц;(х) по сравнению сЬ,(х) и а,(х). Суть реализованногометода состоит в вычислении согласно (2) значений Ц,(х) и таком изменении аргумента х, чтобы его значения удовлетворяли условиям (3) .В предлагаемом устройстве значения25 Функций а(х) и Ь(х) (1=1 уеп)Формируются соответственно Формирователями 1 и 2.Величины Ц,(х) (х=1Н) Формируются интеграторами 3 при начальныхЗО условиях на интеграторахЦ;(х )=а, (х ) .Сумматоры 4 выполняют вычитаниесогласно (3) поступающих на их входыкомпонент а (х) и Ц(х)...
Аналого-дискретное интегрирующее устройство
Номер патента: 1462365
Опубликовано: 28.02.1989
Авторы: Грездов, Космач, Лобок
МПК: G06G 7/186
Метки: аналого-дискретное, интегрирующее
...строка (0.,1,1) таблицы истинности, а затем компаратор 2 и чет.-. вертая строка (1,1,.0) таблицы истинности. Счетные импульсы Сч с анализатора 12 знака поступают в счетчик 9, который в соответствии с направлением счета, Формируемьпя блоком 7, накапливает в цифровом коде результат интегрирования.Второй режим работы устройства возникает, когда входной сигнал и по модулю меньше напряжения дрейфа е аналогового интегратора или равен нулю (О ьи 1 4 е 1). В качестве примера рассмотрим случай, когда напряжение дрейфа и входной сигнал положительные (еО, ц ) О). Так как напряжение дрейфа приложено к иннерс14623 ному входу налогового интегратора,то после пуска выполняется интегрирование величины и-е 10, и выходноенапряжение аналогового...
Устройство для воспроизведения функций
Номер патента: 1458876
Опубликовано: 15.02.1989
Авторы: Грездов, Саурин
МПК: G06F 17/17
Метки: воспроизведения, функций
...вход 13 устройства приходит сигнал сброса, который поступает в блок 11 синхронизции (см. фиг. 2), где усиливаетсяна элементе 2 и поступает на соответствующие входы регистров 1,5 (1)накапливающих сумматоров 3 , счетчиков 8-10, в прямом или инверсномкоде, Этот же сигнал взводит триггер 19 и сбрасывает триггер 20, приэтом с входа 14 устройства черезэлемент 22 начинают поступать навход счетчика 8 коэффициентов импулсы, синхронизирующие наличие коэффициентов полинома на входе 12 данных.Формирователь 6 импульсов записи.начнет последовательно выдавать импульсы на входы записи регистров 5 4 О(и), 5 (Ь-) 5(2), 5(1), 1,т.ев них будут записаны с входа12 устройства соответственно коэффициенты а а, а , а а.Затем на вход 15 устройства приходит...
Аналого-дискретное интегрирующее устройство
Номер патента: 1432563
Опубликовано: 23.10.1988
Авторы: Грездов, Космач, Лобок, Логвиненко
МПК: G06G 7/186
Метки: аналого-дискретное, интегрирующее
...интеграторадостигнет одного из пороговых уровней, срабатывает соответствующийкомпаиатор 2 или 3, который черезэлемент ИЛИ 5 и управляющий триггер6 изменяет знак подьштегральной функции на выходе блока 4, Это изменяет знак приращения интеграла на выходе интегратора 1. Таким образом, при знакопостоянном входном сигнале компараторы 2 и 3 срабатывают строго поочередно.При изменении знака входного сигнала один иэ компараторов срабатывает дважды подряд.Импульсы с выходов компараторов через элемент ИЛИ 5, формирователь 8 и дешифратор 11 поступают на счетный вход счетчика 10, на вход направления счета которого управляющий сигнал поступает с выхода блока 7.Чтобы накопленный результат интегрирования представить в виде мантиссы и порядка, счетчики...
Интерполятор
Номер патента: 1405074
Опубликовано: 23.06.1988
Авторы: Грездов, Дубовой, Саурин, Черняк
МПК: G06F 17/17
Метки: интерполятор
...ПЗУ появляется код 0101. После этого приходу каждого переднего Фронта тактового импульса соответствует новый такт работы,В первом такте работы в регистр 12 записан код 0101, а на выходе ПЗУ появляется код 0010. Сигнал с четвертого выхода регистра 12 и задержанный тактовый импульс с элемента 15 задержки Формируют на выходе элемента И-НЕ 14 отрицательный импульс, по которому в счетчик 1 и регистр 2 заносится инФормация с входа интерполятора и устанавливается в нуль ре"и гистр 9. Код старших разрядов переменной со счетчика 1 определяет адрес первого узла интерполяции. На выходе блока 6 памяти появляется значение Функции Е(Х;, ).Прямой код с регистра 2 через коммутатор 4 поступает на вход блока 5, на выход которого выдается значение...
Интерполятор
Номер патента: 1401481
Опубликовано: 07.06.1988
Авторы: Грездов, Шимановский, Ярославкин
МПК: G06F 17/17, G09G 1/08
Метки: интерполятор
...только содержимое накапливающего сумматора 12 станет равным либо превысит величину приращения, на выходе переноса вычитателякоммутатора 11 появится сигнал переноса, а на информационном выходе появляется остаток д от операции вычитанияс,= ( сР, + М тп) - М,где с( - число, равное либо М/2 в начале интерполирования, либо остатку от выполненияоперации вычитания во времяпоявления предыдущего переноса;ш,М - значения меньшего и большего приращений;И - число синхроимпульсов Т, поступивших в интерполятор отначала интерполирования допоявления первого переносаиз вычитателя-коммутатора 11,либо число тактовых импульсов, поступивших в интерполятор в течение промежутка времени от предыдущего переносадо последующего,Остаток д от операции вычитания...
Интерполятор
Номер патента: 1383397
Опубликовано: 23.03.1988
Авторы: Грездов, Саурин, Черняк
МПК: G06F 17/17
Метки: интерполятор
...выходом интерполятора, о т л и ч а ю щ и й с я тем, что, с целью повышения точности 45 и упрощения интерполятора, в него введены второй и третий накапливающие сумматоры,. сумматор-мультиплексор и два регистра сдвига, первый выход комбинационного блока соединен с50 входом первого слагаемого третьего сумматора выход которого соединен с информационным входом второго накапливающего сумматора, виход которого соединен с входом второго слагаемого второго сумматора, второй выход комбинационного блбка соединен с информационным входом первого регистра сцвига, инверсный выход которого соединен с входом второго слагаемого первого сумматора, вход заема которого соединен с входом логической единицы интерполятора, выход первого сумматора...
Интерполятор
Номер патента: 1383396
Опубликовано: 23.03.1988
Авторы: Грездов, Дубовой, Саурин, Черняк
МПК: G06F 17/17
Метки: интерполятор
...Й;+ , а в регистре 2 остается Г;. На выходе сумматора 4 формируется величина Е = Е; - Г;, которая добавляется к содержимому накапливающего сумматора-вычитателя 8, переведенного предварительно в режим суммирования, на прямом выходе накапливающего сумматора-вычитателя получается значение В = В + Е, являющееся значением коэффициента Ь при кубической составляющей полинома. Инверсия этой величины. добавляется к содержимому накапливающего сумматора 9, на выходе которого получается значение П = 0 - В, являющееся значением коэффициента при квадратичной составляющей поли- нома. На этом завершен процесс формирования коэффициентов Ь;,Ъ;, Ъ; Ь;3После этого начинается процесс вычисления значений кубического поли- нома в точках разбиения К = О,1,...
Аналого-дискретное интегрирующее устройство
Номер патента: 1377875
Опубликовано: 28.02.1988
Авторы: Грездов, Космач, Лобок
МПК: G06G 7/186
Метки: аналого-дискретное, интегрирующее
...12. Значение двоичного кода, поступающего на установочный вход дешифратора 12, определяет номер М; выхода дешифратора, на котором появляются счетные импульсы. Масштабный счетчик 13, представляющий собой реверсивный счетчик с изменяемым кратным двойке коэффициентом пересчета, в зависимости от направления счета на его втором входе накапливает счетные импульсы, поступающие по информационному входу. При этом Формируется дискретная часть постоянной интегрирования. Счетные импульсы, появляющиеся на выходе масштабного счетчика с постоянной интегрирования о, поступают на счетный вход счетчика 5, который осуществляет накопление результата интегрирования.Формула изобретенияАналого-дискретное интегрирующее устройство, содержащее...
Синусно-косинусный преобразователь
Номер патента: 1330628
Опубликовано: 15.08.1987
Авторы: Грездов, Дубовой
МПК: G06F 17/17, G06F 7/548
Метки: синусно-косинусный
...квадранта, в кот м оп е еляиу х р У оро Р д+1 где А,значение аргумента на левом краю участка;значение аргумента на правом краю участка;приращение аргумента, с(0,13, о =сг +во/2Ч.ос.= ь/2; се 0,2 3;% с 1 - старшие разряды аргумента.Такая организация синусно-косинус- ного преобразователя позволяет реализовать функции синуса и косинуса в четырех квадрантах в виде прямого кода и знака. ется функция синуса и косинуса, аостальные разряды н знак преобразуются в непрерывную форму, график преобразования показан на фиг.2. По стар"шим разрядам вырабатываются узловыезначения функций синуса и косинуса.Приращения функций формируются умножителями, реализующими выражение где у - производная функции;х - младшие разряды аргумента; Р - разрядность...
Аналого-дискретное интегрирующее устройство
Номер патента: 1327128
Опубликовано: 30.07.1987
Авторы: Грездов, Космач, Лобок, Носыхина
МПК: G06G 7/186
Метки: аналого-дискретное, интегрирующее
...сигнал на противоположный вход аналогового интегратора 1. Это изменяет знак приращенияинтеграла на выходе аналогового интегратора 1 и выходное напряжение начинает стремиться к противоположномупороговому уровню и так далее. Признакопостоянном входном сигнале компараторы 2 и 3 срабатывают строго поочередно,Если же в какой-либо момент входной сигнал изменит свой знак, то изменится и знак приращения интегралана выходе аналогового интегратора 1.В этом случае один из компараторов2 или 3 срабатывает дважды подряд.Формирователь 8 при наличии разрешающего сигнала управления с формирователя 11 формирует по переднему фронтусигнала компараторов 2 или 3 счетныйимпульс, который в зависимости от направления счета, формируемого блоком17 по данным...
Аналого-цифровой сумматор
Номер патента: 1316006
Опубликовано: 07.06.1987
Авторы: Грездов, Космач, Новицкий, Романцов
МПК: G06G 7/14
Метки: аналого-цифровой, сумматор
...часть 1-го числа, 001 - целая часть 2-го числа, 25 001 - перенос из младшего разряда т.е. У=1,6+1,8=3,4,(5) Работа сумматора начинается с момента подачи на шину 10 эталонногонапряжения, соответствующего цифровой единице, Ь,= В (при двоичнойсистеме счисления н цифровом сумматоре 1); на шину 12 эталонного напряжения, соответствующего инвертированной цифровой единице - Ь =1 В наь цЕ ь 30шину 11 эталонного напряжения, соответствующего единице аналогового переноса 1 =0,1 В (те, аналогоныйразряд является дробными в десятичной системе счисления перенос н этотразряд имеет вес младшей единицы это го же разряда и задается уровнем н0,1 В),Дноичные коды целых частей слагаемых х, и х (0,01 и 001 соотнетст- щненно) суммируются в...
Устройство для нормализации двоичных чисел
Номер патента: 1310805
Опубликовано: 15.05.1987
Авторы: Грездов, Дубовой
МПК: G06F 7/38
Метки: двоичных, нормализации, чисел
...7 Р ГР 7 Р РР 7 Р ГР 7 Г ГР 7 Р ГР 7 Г РГ Элемент 53 памяти имеет следующую кодировку: Значе;ниевходов 01 2 3 4 5 6 7 8 9 А В С 0 Е Р 00 РГ РР ГР РР РР РГ РР РР ГГ ГР РГ РР РР ГР ГГ ГР 01 РЕ РЕ РЕ РК РЕ ГЕ ГЕ РЕ РГ, РР РР РР РР РР ГГ РР 02 РС РС РС ГС ГЮ ГЬ ГЬ ГЬ РЕ РЕ РЕ РЕ ГР ГР РГ ГР 03 Р 8 Р 8 Р 9 Р 9 РА РА РВ РВ РС РС ГП РЬ РЕ РЕ ГР РГ 04 РО Г 1 Г 2 ГЗ Р 4 Р 5 Рб Р 7 Р 8 Г 9 ГА РВ РС ГЬ РЕ РР 05 ЕО Е 2 Е 4 Еб Е 8 ЕА ЕС ЕЕ РО Р 2 Р 4 Рб Р 8 РА РС, РЕ 06 СО С 4 С 8 СС ЬО Ь 4 Р 8 ЬС ЕО Е 4 Е 8 ЕС РО Р 4 Р 8 РС 07 80 . 88 90 98 АО А 8 ВО В 8 СО С 8 ЬО Ь 8 ЕО Е 8 РО Р 8 08 00 10 20 30 40 50 60 70 80 90 АО ВО СО ЬО ЕО РО 09 00 20 40 60 80 АО СО ЕО 00 20 40 60 80 АО СО ЕО ОА 00 40 80 СО 00 40 80 СО 00 ОВ 00 80 00 80 00 80 00 80 00 40 80...
Интерполятор
Номер патента: 1309039
Опубликовано: 07.05.1987
Авторы: Грездов, Дубовой, Лобок, Логвиненко, Шимановский, Ярославкин
МПК: G06F 17/17
Метки: интерполятор
...логического нуля интерполятора, выход признака равенста второго блока сравнения является выходом признака окончания работы интерполятора и соединен с входом установки начального значения накапливающего сумматора, информаци-, онный вход которого соединен с выходом .буферного регистра, информационный вход которого соединен с выходом умножителя, вход множимого которого соединен с первым выходом второго блока постоянной памяти, второй выход которого соединен спервым адресньщ входом третьего блока постоянной памяти, выход которого соединен с входом множителя умножителя, выход признаков первого блока сравнения соединен с вторым адресным входом первого блока постоянной памяти и с управляющим входом коммутатора, второй выход которого соединен с...
Цифровое вычислительное устройство для гибридных вычислительных машин
Номер патента: 1262540
Опубликовано: 07.10.1986
Авторы: Гищак, Грездов, Шихутский
МПК: G06J 1/00
Метки: вычислительное, вычислительных, гибридных, машин, цифровое
...двоичнымичислами. Каждому направляющему векто 126254 Ору соответствует признак номер 1. Для выполнения поисковых колебаний векторы направлений поиска задаются в порядке возрастания номеров, при этом каждый вектор с четным номером направлен противоположно вектору с последующим нечетным номером,Компоненты вектора 6, аппроксимирующего антиградиент, определяются за цикл поисковых колебаний длиной 2 и шагов в соответствии с выражением2 л -16,57К=О 15 где и - размерность пространствапоиска;компоненты вектора С;С - значение сигнала С на к-м 20кшаге цикла;5 - значение 1-й компоненты век 1 Ктора задающего направление поиска на 1-м шаге цикла.Тактовые сигналы поступают с вы хода генератора 1 сигналов на вход счетчика 2, который является...
Устройство для формирования производной от штрафной функции
Номер патента: 1238110
Опубликовано: 15.06.1986
Авторы: Гищак, Грездов, Месяц, Шихутский
МПК: G06G 7/18
Метки: производной, формирования, функции, штрафной
...и обеспе- ных диодов блоков воспроизведениячивается высокая точность удовлетво- квадратичной зависимости первой групРения ограничений решаемой задачи З 0 пы, о т л и ч а ю щ е е с я тем,в точке минимума штрафной функции. . что, с целью повышения точности, вИспользовайие реальных вольт-ам- .него Фведены вторая и третья группыперных характеристик диодов для реа- блоков воспроизведения квадратичлизации законов преобразования зна- ной зависимости, каждый из которыхчений функции в условиях задачи и содержит два ограничительных диода,р Форматора для суммирования сос- . катод первого иэ которых подключен35тавляющих штрафной функции и ее к аноду второго ограничительногодифференцирования определяют просто- диода, второй вывод второй первичту...
Пассивный функциональный преобразователь
Номер патента: 1198548
Опубликовано: 15.12.1985
Авторы: Гищак, Грездов, Малярчук, Месяц
МПК: G06G 7/26
Метки: пассивный, функциональный
...пре-, образователя.Пассивный функциональный преобразователь работает следующим образомНа вход 1 преобразователя посту"пает напряжение преобразуемогосигнала 0, котороа преобразуется ввыходной ток в соответствии с законом, 25определяемым диодно-управляемойпроводимостью 3,1 Нагрузками преобразователя должны быть усилительные каскады, входы которых имеют нулевые потенциалы. Такими каскадами являнтся трансформаторные усилительные каскады, операционные усилители, охва 48 2ченные глубокой отрицательной обратной связью.Выходной ток преобразователя распределяется между нагрузками, подключенными к выходам 5 -5 р преобразователя, Распределение тока преобразователя между нагрузками в соответствии с заданными множителями М 1М осуществляется путем...
Интерполятор
Номер патента: 1196895
Опубликовано: 07.12.1985
Авторы: Грездов, Дубовой, Лобок, Шимановский, Ярославкин
МПК: G06F 17/17
Метки: интерполятор
...разности Ьх и Ьу поступают соответственно иа четвертый и пятый входы блока 11. Код на вы- Вес младшего Число точек ходе блока разряда интерполирования И 00000001 00000010 00000100 00001000 00010000 256 1 1 ХХХХХХХ 2 01 ХХХХХХ 3 001 ХХХХХ 4 0001 ХХХХ 5 00001 ХХХ 12864 32 16 16 У Положение первой кода значащей единицыв коде максимальной разности Блок 11 работает при наличии наего первом входе сигнала разрешенияР. При этом при наличии команды записи В и по приходу очередногостроб-импульса на втором или третьеь,выходе блока 11 появится сигнал занесения соответственно в четные 1,3 или нечетные 2, 4 регистры, Далееиэ поступающих на блок 11 разностей10 Ьх и Ь у вычисляется максимальнаяпо модулю величина максьх, Ьу иопределяется номер...
Устройство для вычисления разности двух чисел
Номер патента: 1179320
Опубликовано: 15.09.1985
Авторы: Грездов, Шимановский, Ярославкин
МПК: G06F 7/50
Метки: вычисления, двух, разности, чисел
...7. 5 ОУстройство работает следующим образом.На информационные входы регистров 1 и 2 поступает поток чисел, разность между которыми нужно вычислить. Обоз начим последовательность поступающих чисел, как а а , а а;. Эта последовательность чисел сопровожцаетустройства, вход 10 номера такта,выходную шину 11 и выход 12 знака.Блок 7 анализа знаков имеет входы 13и 14, соединенные с выходами разрядовзнака регистров 2 и 1, вход 15, соединенный с выходом переноса сумматора4, и выход 16, подключенный к управляющему входу операции сумматора 4,выход 17, подключенный ко входу младшего разряда сумматора 4 и выход 18,подключенный к управляющему входупреобразователя 6. Регистры 1 и 2имеют входы 19 и 20 разрешения записи. Бло 1 и 5, входящие в состав...
Устройство для решения линейных интегральных уравнений вольтерры
Номер патента: 1124322
Опубликовано: 15.11.1984
Авторы: Верлань, Грездов, Максимович
МПК: G06F 17/13
Метки: вольтерры, интегральных, линейных, решения, уравнений
...цель достигается тем,что в устройство, содержащее входнойи выходной регистры, блок синхронизации, введены также два регистракоэффициентов, регистр приращения,регистр промежуточной переменной, регистр экспоненты, четыре умножителяи два сумматора, причем выход первого регистра коэффициента соединен спервым информационным входом первогоумножителя, второй информационныйвход которого подключен к выходу первого сумматора, а выход - к информационному входу выходного регистра,первый вход первого сумматора соединен с выходом второго умножителя, авторой вход объединен с первым информационным входом третьего умножителя и подключен к выходу входногорегистра, первый информационный входвторого умножителя соединен с выходом второго регистра...
Время-импульсное вычислительное устройство
Номер патента: 1034049
Опубликовано: 07.08.1983
Авторы: Бардаченко, Грездов, Королев, Митасов, Нестер, Пухов
МПК: G06G 7/16
Метки: время-импульсное, вычислительное
...элемент ИЛИ, счетчик и распределитель, вход которого подключен к генератору импульсов., и и элементов И, первые, входы которых соединены с соответствующими выходами распределителя, вторые входы являются входами преоб-, разователя, а выходы подсоединены к входам элемента ИЛИ, подключенного выходом к входу счетчика. 2время - код,выход которого является цифровым выходом устройства, а и входов подсоединены к выходам соответствующих и компараторов, вход линии задержки подключен к второму входу устройства, а ее (и) выходов соединены с входами запуска соответствующих (и) генераторов экспоненциального напряжения, подключенных выходами к первым входам (и) дополнительных компараторов, вторые входы которых объединены и соединены с вторым входом...
Способ выполнения множительно-делительных операций
Номер патента: 934489
Опубликовано: 07.06.1982
Авторы: Бардаченко, Грездов, Королев, Митасов, Нестер, Пухов
МПК: G06G 7/16
Метки: выполнения, множительно-делительных, операций
...изображают напряжения заряда Йс-цепочек с соответствующими постоянными времениНапряжение 13на Ес-цепочке с постоян 1 ой времени Т,1 = Ес сравниваютсяс опорным напряжением Б и = Е(1 в )=, мгновенное значение напряженияЦс и подается для сравнения снапряжением Ц в качестве опорногоДалее описанный процесс повтоопряется для развертывающих напряженийЦ 4 и Цс причем Ц и 13 формируются одновременно,Для опорных напряжений 13 и 13оп 2 опсправедлины равенства:ф,Ц = Е(1 - е д)оп с= - . и - = -й Р С 4 КС йСили Т = -г и гй,с, йзсзк ГВ С,- К 5 С,т.е. Т = -- - .гКСВСУчитывая, что г= КС получаемт ЬС Еъсз КЗС .4 4Поскольку значения Кс устанавливаютсяпропорционально входным величинам,то длительность интервала Т пропорциональна результату операции...
Время-импульсное вычислительное устройство
Номер патента: 886008
Опубликовано: 30.11.1981
Авторы: Бардаченко, Грездов, Королев, Митасов, Нестер, Пухов
МПК: G06G 7/161
Метки: время-импульсное, вычислительное
...подключен к схеме выборки и запоминания, состоящей из ключа и блокапамяти, а второй - к компаратору 21 .Известное устройство реализуеттолько операцию умножения переменных,не позволяет выполнять операции надвходными величинами, заданными в нидеКС 1.-параметров элементов. Кроме того, разная физическая природа входныхи выходных величин (напряжение и временной интервал) не позволяет соединять непосредственно между собой рядоднотипных устройств, создавая однородную вычислительную среду,Цель изобретения - расширение функционапьных возможностей путем обеспечения физической однородности и совместимости входных и выходной велИчинПоставленная цель достигается тем,что во время-импульсном вычислительВ 886008 Внапряжения соединен со входом...