Gate array (original) (raw)
En electrònica, una matriu de portes (gate array en anglès) o Uncommitted Logic Array (ULA, o «matriu lògica no encarregada» o «no compromesa») és una tècnica per dissenyar i implementar un circuit integrat d'aplicació específica (Application-Specific Integrated Circuit o ASIC), utilitzant un xip prefabricat amb dispositius actius com ara portes AND, etc., que són posteriorment interconnectats mitjançant una capa de màscara en ordre d'encàrrec.
| Property | Value |
|---|---|
| dbo:abstract | En electrònica, una matriu de portes (gate array en anglès) o Uncommitted Logic Array (ULA, o «matriu lògica no encarregada» o «no compromesa») és una tècnica per dissenyar i implementar un circuit integrat d'aplicació específica (Application-Specific Integrated Circuit o ASIC), utilitzant un xip prefabricat amb dispositius actius com ara portes AND, etc., que són posteriorment interconnectats mitjançant una capa de màscara en ordre d'encàrrec. (ca) Gate-Arrays (engl., dt. etwa „(Logik-)Gatterfeld“) sind anwendungsspezifische integrierte Schaltungen (ASIC) bestehend aus vorkonfektionierten Logikschaltungen, die bei der Endfertigung kundenspezifisch verknüpft werden.Gate-Arrays werden alternativ auch als Master Slice Array, Logic Array, Universal Logic Array oder Uncommitted Logic Array (ULA) bezeichnet, siehe . Die Grundstruktur ist eine zeilenförmige Anordnung aus NOR- oder NAND-Logikgattern (Master-Slice-Anordnung genannt). Die Herstellung dieser Matrix erfolgt zunächst kundenunabhängig, dabei ist die Lage der Logikgatter, I/O-Leitungen usw. standardisiert. Die kundenspezifischen Anpassungen beschränken sich damit auf die interne Verdrahtung der Logikschaltungen, die ebenfalls beim Hersteller auf Grundlage des von Kunden gelieferten Entwurfs erfolgt.Aber nicht alle Gate-Arrays sind logische Schaltungen, denn Gate Arrays können auch andere Schaltungen enthalten wie beispielsweise Trennverstärker, Stromquellen oder Transistorarrays. In der modernen Halbleitertechnik sind die Vorbereitungskosten für die Produktion von Gate-Arrays relativ hoch, die reinen Produktionskosten hingegen gering. Gate-Arrays sind für die Kleinserienproduktion interessant und können mehrere Millionen Logikschaltungen umfassen.Sie werden daher als sehr stark standardisierte Form von ASIC gesehen und ordnen sich zwischen teilweise kundenspezifischen Schaltungen aus Standard-Schaltkreiszellen und durch den Anwender bzw. Kunden programmierbare logische Schaltungen (PLDs) bzw. programmierbare logische Anordnungen (PALs) ein. Gate-Arrays sind nicht zu verwechseln mit Field Programmable Gate Arrays (FPGA), die der „Gate-Array“-Technik inzwischen einen großen Teil des Marktes für anwendungsspezifische integrierte Schaltungen (IC) abgenommen haben. Sie nutzen zwar ebenfalls eine programmierbare Matrix-Anordnung, die Programmierung erfolgt aber im Gegensatz zu Gate-Arrays durch den Anwender. Ihr Fertigungsansatz ist daher ein anderer und sie sind in Konkurrenz mit komplexen programmierbaren logischen Schaltungen wie Generic Array Logic (GAL) und vor allem Complex Programmable Logic Device (CPLD) einzuordnen. Ein per Maskenprogrammierung hergestellter Halbleiter-Festwertspeicher (engl. read-only memory, ROM) nutzt den gleichen Fertigungsansatz für Speicherschaltkreise. (de) En electrónica, un gate array (matriz de puertas) o Uncommitted Logic Array (ULA, o "matriz lógica no encargada" o "no comprometida") es una técnica para diseñar e implementar un circuito integrado de aplicación específica (Application-Specific Integrated Circuit o ASIC), utilizando un chip prefabricado con dispositivos activos tales como puertas AND, etc, que son posteriormente interconectados mediante una capa de máscara en orden de encargo. (es) A gate array is an approach to the design and manufacture of application-specific integrated circuits (ASICs) using a prefabricated chip with components that are later interconnected into logic devices (e.g. NAND gates, flip-flops, etc.) according to a custom order by adding metal interconnect layers in the factory. It was popular during upheaval in semiconductor industry in 80s and its usage declined by end of 90s. Similar technologies have also been employed to design and manufacture analog, analog-digital, and structured arrays, but, in general, these are not called gate arrays. Gate arrays have also been known as uncommitted logic arrays (ULAs), which also offered linear circuit functions, and semi-custom chips. (en) 게이트 어레이(gate array)는 여러 개의 게이트를 연결하여 특수기능을 수행하도록 만든 집적회로를 말한다. 공장에 금속 인터커넥트 레이어를 추가함으로써 커스텀 주문에 의거하여 나중에 논리 장치(예: NAND 게이트, 플립플롭 등)에 상호 연결할 부품과 더불어 을 사용하여 주문형 반도체(ASICs)의 설계 및 제조에 접근한다. 유사 기술이 아날로그, 아날로그-디지털, 구조화된 배열에 대한 설계, 제조에 적용되고 있으나 일반적으로 이들은 게이트 어레이로 부르지 않는다. 게이트 어레이는 ULA(Uncommitted Logic Arrays)와 세미 커스텀 칩으로 알려져 있다. (ko) ゲートアレイ（英: gate array）は、ASICの設計・製造手法の1つで、ULA (英: uncommitted logic array) とも呼ばれる。ウェハー上に標準のNANDゲートやNOR等の論理回路、単体のトランジスタ、抵抗器などの受動素子といった部品を決まった形で配置し、その上に配線層を加えることで各部品を配線し半導体回路を完成させる。デジタル半導体が主体であるが、限定されてはいない。 (ja) ULA (ang. Uncommitted Logic Array) – niezdefiniowana tablica bramek logicznych; jest podejściem do projektowania i wytwarzania układów scalonych w technologii ASIC, z wykorzystaniem prefabrykowanych chipów opartych na bramkach NAND, które są następnie łączone zgodnie z indywidualnym zamówieniem klienta poprzez dodanie warstw metalu w warunkach fabrycznych. Układy tego typu są produkowane w dwóch zasadniczych etapach. W etapie pierwszym produkuje się niezależne od odbiorcy wafle krzemowe zawierające bramki logiczne, natomiast w drugim etapie następuje naniesienie na powierzchnie krzemowe (wafle) warstwy ścieżek przewodzących, tworząc układ według zamówienia odbiorcy, i umieszczanie poszczególnych układów w obudowach. W nowoczesnej technologii półprzewodnikowej, koszty przygotowania produkcji są stosunkowo wysokie, sama produkcja jest już znacznie tańsza. Technologia ULA umożliwia wykonywanie wielu rodzajów układów scalonych z użyciem tych samych masek i układów kontrolnych. Tablice bramkowe są przeznaczone dla produkcji małoseryjnej i mogą zawierać nawet kilka milionów elementów logicznych. Rozwinięciem tej technologii są układy FPGA (ang. Field Programmable Gate Array), w których schemat połączeń bramek logicznych może być programowany elektrycznie u odbiorcy. Układy typu ULA były stosowane między innymi w komputerach ZX-81 i ZX Spectrum. (pl) Un gate array, o uncommitted logic array (in acroniom ULA), nell'elettronica digitale è un tipo di circuito integrato per applicazioni specifiche (application-specific integrated circuit o ASIC). Un circuito gate array è un chip prefabbricato ma incapace di svolgere qualunque funzione perché completato solo parzialmente: in esso i transistor, le porte logiche NAND o NOR, ed altri dispositivi attivi sono installati in posizioni predefinite su un wafer di silicio, detto generalmente "master slice" ma non connessi fra loro. La creazione di un circuito con una specifica funzione richiede l'aggiunta al chip di uno o più strati di interconnessioni metalliche sul master slice in modo da unire i suddetti dispositivi attivi per ottenere così il chip finale, personalizzato secondo le esigenze. Questi strati sono analoghi a quelli di rame di un circuito stampato. I master slice dei gate array sono spesso prefabbricati e immagazzinati in grossi quantitativi così che la produzione secondo la personalizzazione per un determinato cliente può avvenire velocemente, in un tempo inferiore rispetto alla realizzazione di un integrato progettato interamente da zero. L'uso dei gate array riduce i costi dati dalle maschere fotografiche dato che ne devono essere prodotte relativamente poche. Essi riducono anche i costi relativi ai test dato che tutti i gate array con la stessa dimensione della die possono essere verificati con gli stessi strumenti. I gate array sono stati i predecessori dei più evoluti ASIC strutturati: questi ultimi, a differenza dei primi, tendono ad includere memorie e/o blocchi analogici predefiniti o configurabili. Gli ASIC strutturati sono ancora prodotti da aziende quali Toshiba. I gate array sono offerti in diverse serie, che variano tra di loro per il numero di porte logiche, di piedini di I/O e di connessioni, per andare incontro alle diverse esigenze di realizzazione dei singoli chip personalizzati. Sinclair Research adottò un ULA nel suo computer ZX81 per ridurre il numero degli integrati del precedente modello, lo ZX80, inserendo in un unico chip le funzioni di molti altri. Un ULA fu poi usato anche nello ZX Spectrum. Un chip clone, il T34, fu usato nei computer Didaktik M, cloni dello ZX Spectrum. Acorn Computers usò diversi ULA nel suo computer BBC Micro, arrivando a integrare le funzioni di quasi tutti quei chip in un unico ULA quando produsse l'Acorn Electron. Molti altri produttori del tempo usarono dei chip ULA. Ferranti, una delle società britanniche pioniere nella tecnologia gate array, abbandonò in seguito tale mercato. Successivamente i PC IBM conquistarono gran parte del mercato dei personal computer e le vendite in grossi quantitativi resero i chip completamente personalizzabili più economici. I successori dei gate array sono gli FPGA (field programmable gate array), i CPLD (complex programmable logic device) e gli ASIC. Rispetto agli ULA, che necessitano di lavorare il wafer per costruire le interconnessioni, gli FPGA ed i CPLD hanno interconnessioni programmabili. (it) Grindmatris är en sorts integrerad krets. Konceptuellt och produktionsmässigt befinner den sig mitt emellan en FPGA och en ASIC. Den är inte omprogrammerbar som en FPGA och den är inte lika flexibel som en ASIC. Den består av en sjö av logiska grindar (Sea-of-Gates) som kan maskprogrammeras för sin specifika funktion. Man bygger likadant som för en ASIC - men lägger helt enkelt dit en bra proportion av logiska funktioner och vippor utan att koppla ihop dem. Kunden kan sedan via ett eller flera metallager bestämma hur de logiska grindarna och vipporna skall kopplas ihop för att uppnå den önskade funktionen. Anledningen till att man gör på detta sätt är att dels kan masklagerkostnaden för de undre grindlagren delas mellan alla som använder den grindmatrisen, dels sänker man produktionstiden från färdigdesignad krets till fysisk krets i handen väsentligt eftersom endast de övre metallstegen i processen behöver köras. Ofta kan man få en FPGA som grindmatris istället - man får helt enkelt en fast programmering av FPGA:n och får då fördelen av FPGA:ns flexibilitet i utveckling och ASIC:ens lägre produktionskostnad när man volymproducerar. Förlusterna är storlek, pris och prestanda i jämförelse med en ASIC. (sv) Базовый матричный кристалл (БМК) (англ. gate array, англ. Uncommitted Logic Array, ULA) — большая интегральная схема (БИС). В отличие от ПЛИС формируется физически, путём нанесения маски соединений последнего слоя металлизации. БМК с маской заказчика обычно изготавливались на заказ. Достоинство БМК состоит в следующем. Разработчику необходимо применить оригинальные схемные решения на основе БИС, но существующие БИС для этих целей не подходят. Разрабатывать с нуля и производить очень долго, неэффективно и дорого. Выход — использовать базовые матричные кристаллы, которые уже разработаны и изготовлены. Базовый матричный кристалл напоминает библиотеку подпрограмм и функций для языков программирования. На нём разведены, но не соединены элементарные цепи и логические элементы. Заказчиком разрабатывается схема соединений, так называемая маска. Эта маска наносится в качестве последнего слоя на базовый матричный кристалл и элементарные схемы и разрозненные цепи на БМК складываются в одну большую схему. В итоге заказчик получает готовую БИС, которая получается ненамного дороже исходного БМК. Основное применение БМК — средства вычислительной техники, системы управления технологическими процессами. Некоторые БМК, например Т34ВГ1 (КА1515ХМ1-216), применялись в советских разновидностях компьютера ZX Spectrum в качестве контроллера внешних устройств. Аналог БМК — микросхема ULA в компьютерах Синклера. В настоящее время БМК в большинстве применений вытеснены ПЛИС, не требующими заводского производственного процесса для программирования и допускающими перепрограммирование. В России базовые матричные кристаллы производятся ОАО «Ангстрем», и рядом других предприятий. (ru) Ба́зовий ма́тричний криста́л (БМК) ( англ. gate array, англ. Uncommited Array Logic, ULA) - Велика інтегральна схема (ВІС) . На відміну від ПЛІС програмується технологічно, шляхом нанесення маски з'єднань останнього шару металізації. БМК з маскою замовника зазвичай виготовлялися на замовлення невеликими серіями. Перевага БМК полягає в наступному. Розробнику необхідно застосувати оригінальні схемні рішення на основі ВІС, але існуючі ВІС для цих цілей не підходять. Розробляти з нуля і виробляти дуже довго, неефективно і дорого. Вихід - використовувати базові матричні кристали, які вже розроблені і виготовлені. Базовий матричний кристал нагадує бібліотеку підпрограм і функцій для мов програмування. На ньому розведені, але не з'єднані елементарні кола і логічні елементи. Замовником розробляється схема з'єднань, так звана маска. Ця маска наноситься як останній шар на базовий матричний кристал і елементарні схеми і розрізнені кола на БМК складаються в одну велику схему. У підсумку замовник отримує готову ВІС, яка виходить ненабагато дорожчою за початкову БМК. В даний час[коли?] БМК в більшості застосувань витіснені ПЛІС, що не вимагають заводського виробничого процесу для програмування і допускають перепрограмування. (uk) |
| dbo:thumbnail | wiki-commons:Special:FilePath/ZX81_ULA.jpg?width=300 |
| dbo:wikiPageExternalLink | http://www.bitsavers.org/components/ferranti/1983_Ferranti_Quick_Reference_Guide.pdf http://www.bitsavers.org/components/fujitsu/_dataBooks/1990_Fujitsu_Channelless_Gate_Arrays.pdf http://www.bitsavers.org/components/fujitsu/_dataBooks/1991_Fujitsu_CMOS_Channeled_Gate_Arrays.pdf http://www.bitsavers.org/components/lsiLogic/_dataBooks/1991_LSI_Logic_Short_Form_Catalog.pdf http://www.bitsavers.org/components/ti/gate-array/TGC100_Series_1-um_CMOS_Gate_Arrays_Data_Sheet_198810.pdf |
| dbo:wikiPageID | 592816 (xsd:integer) |
| dbo:wikiPageLength | 27986 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1122370788 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Rollei dbr:NMOS_logic dbr:Metal-oxide-semiconductor dbr:Application-specific_integrated_circuit dbr:Current-mode_logic dbr:Acorn_Cambridge_Workstation dbr:List_of_recessions_in_the_United_States dbr:10_µm_process dbr:Commodore_Amiga dbr:NAND_gate dbr:NOR_gate dbr:Citizens_band_radio dbr:Moore's_law dbr:Crossbar_switch dbr:Sinclair_ZX80 dbr:Stack_machine dbr:Complex_programmable_logic_device dbr:Computer-aided_design dbr:ZX_Spectrum dbr:Emitter-coupled_logic dbr:Full_custom dbr:PMOS_logic dbr:Standard_cell dbr:BBC_Micro dbr:British_Telecom dbr:Wafer_(electronics) dbr:HP_9000 dbr:Acorn_Archimedes dbr:Acorn_Computers dbr:Acorn_Electron dbr:Fairchild_Semiconductor dbr:Flip-flop_(electronics) dbr:Die_(integrated_circuit) dbr:Diode–transistor_logic dbr:Semiconductor_device_fabrication dbr:Logic_gate dbr:Metal_gate dbr:HP_3000 dbc:Gate_arrays dbr:LSI_Corporation dbr:Home_computer dbr:Transistor dbr:Sinclair_ZX81 dbr:CMOS dbr:Ferranti dbr:Field-programmable_gate_array dbr:IBM dbr:IBM_PC dbr:RTX2010 dbr:Xilinx dbr:Printed_circuit_board dbr:Photomask dbr:Sinclair_Research dbr:IBM_308X dbr:Rent's_rule dbr:Rubylith dbr:Transistor–transistor_logic dbr:Sinclair_Spectrum dbr:Systolic_array dbr:Structured_ASIC_platform dbr:VAX_7000_and_VAX_10000 dbr:Wilfred_Corrigan dbr:Bipolar_transistor dbr:Bipolar_transistors dbr:Negated_AND_gate dbr:File:Timex_Sinclair_1000_Motherboard_BL_(cropped_Ferranti_ULA).jpg dbr:File:ZX81_ULA.jpg |
| dbp:wikiPageUsesTemplate | dbt:Abbr dbt:Cite_book dbt:Cn dbt:Commons_category-inline dbt:Expand_section dbt:Refbegin dbt:Refend dbt:Reflist |
| dct:subject | dbc:Gate_arrays |
| gold:hypernym | dbr:Approach |
| rdf:type | yago:WikicatSemiconductorDevices yago:Artifact100021939 yago:Circuit103033362 yago:Conductor103088707 yago:Device103183080 yago:ElectricalDevice103269401 yago:Instrumentality103575240 yago:Object100002684 yago:PhysicalEntity100001930 dbo:ProgrammingLanguage yago:SemiconductorDevice104171831 yago:Whole100003553 yago:WikicatDigitalCircuits |
| rdfs:comment | En electrònica, una matriu de portes (gate array en anglès) o Uncommitted Logic Array (ULA, o «matriu lògica no encarregada» o «no compromesa») és una tècnica per dissenyar i implementar un circuit integrat d'aplicació específica (Application-Specific Integrated Circuit o ASIC), utilitzant un xip prefabricat amb dispositius actius com ara portes AND, etc., que són posteriorment interconnectats mitjançant una capa de màscara en ordre d'encàrrec. (ca) En electrónica, un gate array (matriz de puertas) o Uncommitted Logic Array (ULA, o "matriz lógica no encargada" o "no comprometida") es una técnica para diseñar e implementar un circuito integrado de aplicación específica (Application-Specific Integrated Circuit o ASIC), utilizando un chip prefabricado con dispositivos activos tales como puertas AND, etc, que son posteriormente interconectados mediante una capa de máscara en orden de encargo. (es) 게이트 어레이(gate array)는 여러 개의 게이트를 연결하여 특수기능을 수행하도록 만든 집적회로를 말한다. 공장에 금속 인터커넥트 레이어를 추가함으로써 커스텀 주문에 의거하여 나중에 논리 장치(예: NAND 게이트, 플립플롭 등)에 상호 연결할 부품과 더불어 을 사용하여 주문형 반도체(ASICs)의 설계 및 제조에 접근한다. 유사 기술이 아날로그, 아날로그-디지털, 구조화된 배열에 대한 설계, 제조에 적용되고 있으나 일반적으로 이들은 게이트 어레이로 부르지 않는다. 게이트 어레이는 ULA(Uncommitted Logic Arrays)와 세미 커스텀 칩으로 알려져 있다. (ko) ゲートアレイ（英: gate array）は、ASICの設計・製造手法の1つで、ULA (英: uncommitted logic array) とも呼ばれる。ウェハー上に標準のNANDゲートやNOR等の論理回路、単体のトランジスタ、抵抗器などの受動素子といった部品を決まった形で配置し、その上に配線層を加えることで各部品を配線し半導体回路を完成させる。デジタル半導体が主体であるが、限定されてはいない。 (ja) A gate array is an approach to the design and manufacture of application-specific integrated circuits (ASICs) using a prefabricated chip with components that are later interconnected into logic devices (e.g. NAND gates, flip-flops, etc.) according to a custom order by adding metal interconnect layers in the factory. It was popular during upheaval in semiconductor industry in 80s and its usage declined by end of 90s. Similar technologies have also been employed to design and manufacture analog, analog-digital, and structured arrays, but, in general, these are not called gate arrays. (en) Gate-Arrays (engl., dt. etwa „(Logik-)Gatterfeld“) sind anwendungsspezifische integrierte Schaltungen (ASIC) bestehend aus vorkonfektionierten Logikschaltungen, die bei der Endfertigung kundenspezifisch verknüpft werden.Gate-Arrays werden alternativ auch als Master Slice Array, Logic Array, Universal Logic Array oder Uncommitted Logic Array (ULA) bezeichnet, siehe . Ein per Maskenprogrammierung hergestellter Halbleiter-Festwertspeicher (engl. read-only memory, ROM) nutzt den gleichen Fertigungsansatz für Speicherschaltkreise. (de) Un gate array, o uncommitted logic array (in acroniom ULA), nell'elettronica digitale è un tipo di circuito integrato per applicazioni specifiche (application-specific integrated circuit o ASIC). Un circuito gate array è un chip prefabbricato ma incapace di svolgere qualunque funzione perché completato solo parzialmente: in esso i transistor, le porte logiche NAND o NOR, ed altri dispositivi attivi sono installati in posizioni predefinite su un wafer di silicio, detto generalmente "master slice" ma non connessi fra loro. La creazione di un circuito con una specifica funzione richiede l'aggiunta al chip di uno o più strati di interconnessioni metalliche sul master slice in modo da unire i suddetti dispositivi attivi per ottenere così il chip finale, personalizzato secondo le esigenze. Quest (it) ULA (ang. Uncommitted Logic Array) – niezdefiniowana tablica bramek logicznych; jest podejściem do projektowania i wytwarzania układów scalonych w technologii ASIC, z wykorzystaniem prefabrykowanych chipów opartych na bramkach NAND, które są następnie łączone zgodnie z indywidualnym zamówieniem klienta poprzez dodanie warstw metalu w warunkach fabrycznych. Rozwinięciem tej technologii są układy FPGA (ang. Field Programmable Gate Array), w których schemat połączeń bramek logicznych może być programowany elektrycznie u odbiorcy. (pl) Базовый матричный кристалл (БМК) (англ. gate array, англ. Uncommitted Logic Array, ULA) — большая интегральная схема (БИС). В отличие от ПЛИС формируется физически, путём нанесения маски соединений последнего слоя металлизации. БМК с маской заказчика обычно изготавливались на заказ. В России базовые матричные кристаллы производятся ОАО «Ангстрем», и рядом других предприятий. (ru) Grindmatris är en sorts integrerad krets. Konceptuellt och produktionsmässigt befinner den sig mitt emellan en FPGA och en ASIC. Den är inte omprogrammerbar som en FPGA och den är inte lika flexibel som en ASIC. Anledningen till att man gör på detta sätt är att dels kan masklagerkostnaden för de undre grindlagren delas mellan alla som använder den grindmatrisen, dels sänker man produktionstiden från färdigdesignad krets till fysisk krets i handen väsentligt eftersom endast de övre metallstegen i processen behöver köras. (sv) Ба́зовий ма́тричний криста́л (БМК) ( англ. gate array, англ. Uncommited Array Logic, ULA) - Велика інтегральна схема (ВІС) . На відміну від ПЛІС програмується технологічно, шляхом нанесення маски з'єднань останнього шару металізації. БМК з маскою замовника зазвичай виготовлялися на замовлення невеликими серіями. В даний час[коли?] БМК в більшості застосувань витіснені ПЛІС, що не вимагають заводського виробничого процесу для програмування і допускають перепрограмування. (uk) |
| rdfs:label | Matriu de portes (ca) Gate-Array (de) Gate array (es) Gate array (en) Gate array (it) 게이트 어레이 (ko) ゲートアレイ (ja) ULA (pl) Базовый матричный кристалл (ru) Grindmatris (sv) Базовий матричний кристал (uk) |
| owl:sameAs | freebase:Gate array yago-res:Gate array wikidata:Gate array dbpedia-ca:Gate array dbpedia-de:Gate array dbpedia-es:Gate array dbpedia-fa:Gate array dbpedia-hr:Gate array dbpedia-it:Gate array dbpedia-ja:Gate array dbpedia-kk:Gate array dbpedia-ko:Gate array dbpedia-pl:Gate array dbpedia-ru:Gate array dbpedia-sv:Gate array dbpedia-uk:Gate array https://global.dbpedia.org/id/Cbur |
| prov:wasDerivedFrom | wikipedia-en:Gate_array?oldid=1122370788&ns=0 |
| foaf:depiction | wiki-commons:Special:FilePath/Timex_Sinclair_1000_Motherboard_BL_(cropped_Ferranti_ULA).jpg wiki-commons:Special:FilePath/ZX81_ULA.jpg |
| foaf:isPrimaryTopicOf | wikipedia-en:Gate_array |
| is dbo:wikiPageRedirects of | dbr:Uncommitted_logic_array dbr:Uncommitted_Logic_Array dbr:Gate-array |
| is dbo:wikiPageWikiLink of | dbr:List_of_ZX_Spectrum_clones dbr:List_of_computing_and_IT_abbreviations dbr:Application-specific_integrated_circuit dbr:List_of_home_computers_by_video_hardware dbr:DEC_7000_AXP_and_DEC_10000_AXP dbr:DECstation dbr:VAX dbr:VLSI_Technology dbr:ETA10 dbr:Cray_X-MP dbr:Meiko_Scientific dbr:Orbit_Semiconductor dbr:RailSAR dbr:1801_series_CPU dbr:Electronika_BK dbr:Thomson_TO7 dbr:Array dbr:List_of_8-bit_computer_hardware_graphics dbr:Sinclair_QL dbr:ZX81 dbr:ZX_Spectrum dbr:ZX_Spectrum_graphic_modes dbr:Emitter-coupled_logic dbr:Programmable_logic_array dbr:Programmable_logic_device dbr:Macrocell_array dbr:MicroVAX dbr:Burroughs_large_systems dbr:Timex_Sinclair_1000 dbr:Data_General_Nova dbr:GEC_4000_series dbr:HITAC_S-810 dbr:R8000 dbr:Acorn_Communicator dbr:Acorn_Computers dbr:Acorn_Electron dbr:Advance_86 dbr:Amstrad_CPC dbr:Amstrad_CPC_464 dbr:Ferranti_F100-L dbr:Nord-100 dbr:Parallax_Graphics dbr:Logic_gate dbr:HP_3000 dbr:Hardware_description_language dbr:Processor_design dbr:Random_logic dbr:Acorn_Business_Computer dbr:Tube_(BBC_Micro) dbr:BACPAC dbr:Boolean_algebras_canonically_defined dbr:CDC_Cyber dbr:Soviet_integrated_circuit_designation dbr:Circuit_underutilization dbr:Ferranti dbr:Field-programmable_gate_array dbr:IBM_PS/2_Model_30 dbr:National_Medal_of_Technology_and_Innovation dbr:Oric dbr:RIFA_(manufacturer) dbr:Silicon_on_insulator dbr:Uncommitted_logic_array dbr:IBM_PALM_processor dbr:Thorn_EMI_Liberator dbr:U80701 dbr:Three-dimensional_integrated_circuit dbr:Motorola_88000 dbr:Multiflow dbr:OpenCores dbr:The_Queen's_Award_for_Enterprise:_Innovation_(Technology)_(1980) dbr:SUPRENUM dbr:Synthetic_instrument dbr:Power_network_design_(IC) dbr:VAX-11 dbr:Uncommitted_Logic_Array dbr:Structured_ASIC_platform dbr:VAX_7000_and_VAX_10000 dbr:Wilfred_Corrigan dbr:Gate-array |
| is dbp:graphics of | dbr:ZX_Spectrum |
| is foaf:primaryTopic of | wikipedia-en:Gate_array |
