Xeon Phi (original) (raw)
Intel Many Integrated Core Architecture ou Intel MIC est une architecture multiprocesseur développée par Intel intégrant des travaux antérieurs (Larrabee, (en) et (en)). Des prototypes ont été produits sous le nom de Knights Ferry (2010) et une version commerciale sous le nom de Knights Corner (2012). Par la suite, Intel a annoncé la création d'une famille de produits sous le nom de Intel Xeon Phi. * Portail de l’informatique
| Property | Value |
|---|---|
| dbo:abstract | Many Integrated Core, altrament coneguda com a MIC, és una arquitectura que ha estat dissenyada per Intel. Està dirigida a segments HPC (High Performance Computing) per investigar en tasques complexes com l'explotació petroliera, la investigació científica, anàlisis financers i la simulació climàtica entre molts altres. El model que utilitza aquesta arquitectura és el coprocessador Intel Xeon Phi que va sortir a la venda el primer quadrimestre del 2013. És utilitzat conjuntament amb un o més processadors Intel Xeon de servidor. Està totalment orientat a sistemes que executen codi o programes amb molt de paral·lelisme. Les especificacions del model més potent capaç de generar fins a 1.2 TFlops de processament, són les següents: * 61 nuclis (4 threads per nucli) amb freqüència que oscil·la entre 1 i 1.238Ghz * 16GB de RAM amb una gran amplada de banda de 352GB/s Aquesta arquitectura inclou els següents elements: els nuclis, amb la seva memòria cau, controlador de memòria, client pci-e i una interconnexió bidireccional en anell amb una gran amplada de banda. Cada nucli té la seva pròpia memòria cau de nivell 2 privada la qual és gestionada amb coherència gràcies a un directori d'etiquetes de distribució global. Els controladors de memòria i el client pci-e tenen accés directe a la memòria GDDR5 via el bus que ho interconnecta tot. Tots els elements estan interconnectats com es pot veure a la imatge. Donada la seva eficiència, l'utilitzen supercomputadors. Uns quants d'aquests estan a la llista Green500. Al novembre de 2012, el supercomputador del National Institute for Computational Sciences a la universitat de Tennessee era a la primera posició de la llista i portava milers d'aquests coprocessadors. A la llista del Juny de 2014, el top 16 també utilitzava aquest coprocessador. (ca) Intel MIC, del inglés Intel Many Integrated Core Architecture, es un diseño multiprocesador de Intel creado para la fabricación de aceleradores cuyo objetivo sea el uso de software altamente paralelo, algo convencional en supercomputación para lo que Intel ha proporcionado prototipos a diversos centros de investigación colaboradores, tales como el Forschungszentrum Juelich, (Leibniz Supercomputing Centre), CERN o (Korea Institute of Science and Technology Information). Varios fabricantes de hardware también han apoyado a Intel, entre los que se encuentran SGI, Dell, HP, IBM, Colfax y Supermicro. Esta arquitectura sigue la filosofía de trabajos previos de Intel como Larrabee, proyecto de investigación cancelado en el que la compañía buscaba la forma de crear una GPU utilizando la arquitectura AMD64, una extensión de 64 bits que la compañía AMD realizó a la IA-32. Intel MIC surgió después y ha utilizado muchos de los resultados obtenidos y diseños realizados en Larrabee. Entre los elementos heredados están las unidades vectoriales o SIMD (para procesado vectorial) de 512 bits de ancho (las unidades vectoriales en procesadores IA-32 normales son actualmente de 128 bits para el caso de SSE y de 256 bits para AVX y las futuras AVX2), arquitectura AMD64 y la caché de nivel 2 coherente. La ventaja fundamental reside precisamente en su arquitectura, basada en los procesadores tradicionales para propósito general de Intel. Esto significa que con un único modelo de programación se obtienen también las ventajas del uso de hardware extremadamente paralelo, a diferencia de otras tecnologías como CUDA. Actualmente tiene compatibilidad con algunas bibliotecas ampliamente utilizadas en el mundo del paralelismo, como son OpenMP u OpenCL (que también admite ejecución en CPUs tradicionales). Hasta la fecha Intel ha presentado 2 prototipos. El segundo se prevé sea lanzado al mercado en el año 2012. Intel ha declarado que pretende hacer de su MIC un impulso para la supercomputación y es un actor principal en su línea de investigación para conseguir ordenadores con capacidades en la escala del ExaFLOP. (es) Intel Many Integrated Core Architecture ou Intel MIC est une architecture multiprocesseur développée par Intel intégrant des travaux antérieurs (Larrabee, (en) et (en)). Des prototypes ont été produits sous le nom de Knights Ferry (2010) et une version commerciale sous le nom de Knights Corner (2012). Par la suite, Intel a annoncé la création d'une famille de produits sous le nom de Intel Xeon Phi. * Portail de l’informatique (fr) 제온 파이(Xeon Phi)는 인텔이 설계, 제조, 판매하는 주/보조 프로세서이다. 이 제품은 MIC(Many Integrated Core) 아키텍처를 사용하는데, 이것은 고성능 컴퓨팅을 위한 인텔의 새로운 아키텍처로서 x86 명령어 집합을 지원한다. 그래픽 카드용 라라비 프로젝트와 48개 코어가 집적된 의 연구결과로 개발되었다. 소프트웨어 개발용 플랫폼으로서 나이츠 페리가 2010년 하반기부터 가용되었으며 첫 상용제품은 22nm 공정기술 기반으로한 나이츠 코너로 예상된다. (ko) Xeon Phi was a series of x86 manycore processors designed and made by Intel. It was intended for use in supercomputers, servers, and high-end workstations. Its architecture allowed use of standard programming languages and application programming interfaces (APIs) such as OpenMP. Xeon Phi launched in 2010. Since it was originally based on an earlier GPU design (codenamed "Larrabee") by Intel that was cancelled in 2009, it shared application areas with GPUs. The main difference between Xeon Phi and a GPGPU like Nvidia Tesla was that Xeon Phi, with an x86-compatible core, could, with less modification, run software that was originally targeted to a standard x86 CPU. Initially in the form of PCIe-based add-on cards, a second-generation product, codenamed Knights Landing, was announced in June 2013. These second-generation chips could be used as a standalone CPU, rather than just as an add-in card. In June 2013, the Tianhe-2 supercomputer at the National Supercomputer Center in Guangzhou (NSCC-GZ) was announced as the world's fastest supercomputer (as of June 2018, it is No. 4). It used Intel Xeon Phi coprocessors and Ivy Bridge-EP Xeon processors to achieve 33.86 petaFLOPS. The Xeon Phi product line directly competed with Nvidia's Tesla and AMD Radeon Instinct lines of deep learning and GPGPU cards. It was discontinued due to a lack of demand and Intel's problems with its 10nm node. (en) Xeon Phi（ジーオン ファイ）は、インテルが販売しているLarrabee（社内コード）より派生したMICアーキテクチャ (Many Integrated Core) ベースのHPC向けコプロセッサ（後にプロセッサバージョンも追加）のブランド名である。 (ja) Xeon Phi foi uma linha de processadores many core x86, projetados e fabricados pela Intel. Ela foi destinada para o uso de supercomputadores, estações de trabalho e servidores. A arquitetura integrada permite o uso de linguagens de programação padrão e o uso de APIs, como a OpenMP. Cancelada em 2009, com codinome "Larrabee", era uma GPU antiga da Intel, que serviu como base para a criação, sendo assim compartilhando as mesmas áreas de aplicação com a GPUs. Tendo sua descontinuação devido a principalmente falta de demanda. Anunciado em junho de 2013, com codinome Knights Landing, era uma placa complementar de segunda geração baseada em PCIs. Essa segunda geração de chips poderiam ser usados como CPU independente por causa de cartão adicional. O supercomputador Tianhe-2 do centro nacional de supercomputadores em Guangzhou (NSCC-GZ) foi anunciado como o computador mais rápido do mundo em junho de 2013 (em junho de 2018, ele é o No. 4). Com o uso de coprocessadores Intel Xeon Phi e processadores Ivy Bridge-EP Xeon conseguiu atingir 33.86 petaflop/s. A linha de produtos Xeon Phi competiu diretamente com as linhas de aprendizagem profunda e cartões GPGPU Tesla da Nvidia e a Radeon Instinct da AMD. (pt) Intel MIC (англ. Intel Many Integrated Core Architecture) — архітектура багатоядерної процесорної системи, розроблена Intel з використанням напрацювань архітектур Larrabee, Teraflops Research Chip, Intel Single-chip Cloud Computer. Прототип процесорів архітектури MIC (кодова назва Knights Ferry) був випущений в 2010 році. Комерційні процесори з даною архітектурою (кодова назва Knights Corner) плануються до випуску на 22 нм техпроцесі наприкінці 2012 або початку 2013 року. У вересні 2011 року центр Texas Advanced Computing Center (TACC) оголосив про плани використовувати карти з Knights Corner для створення суперкомп'ютера Stampede з продуктивністю 8-10 петафлопс. У червні 2012 року під час конференції International Supercomputing Conference 2012 (Гамбург) Intel оголосила про ребрендинг процесорів під назвою Xeon Phi. (uk) 至强融核（Xeon Phi）协处理器，是首款英特尔（Many Integrated Core，MIC）架构产品。用作高性能计算（HPC）的超级计算机或服务器的加速卡。最多72個处理器核心，每個核心擁有4個超線程，最多288個線程，超線程無法關閉。与之竞争的是GPGPU（通用图形处理器）在HPC領域应用的普及。英特尔至强融核协处理器提供了类似于英特尔至强处理器编程环境的通用编程环境。多个英特尔至强融核协处理器可安装在单个主机系统中，这些协处理器可通过 PCIe 对等互连相互通信，不受主机的任何干扰。 (zh) Xeon Phi — семейство x86 процессоров североамериканской корпорации Intel с большим количеством процессорных ядер. Данные процессоры предназначены для использования в суперкомпьютерах, серверах и высокопроизводительных рабочих станциях. Архитектура процессоров позволяет использовать стандартные языки программирования и технологии OpenMP. Изначально разработаны на основе экспериментальных видеоускорителей Intel для вычислений (GPGPU) (проекты Larrabee 2006 и Intel MIC 2010 года). В отличие от других GPGPU (в частности Nvidia Tesla), в процессорах Xeon Phi используется x86-совместимое ядро, не требующее переписывания программ на специальные языки (CUDA, OpenCL). Первоначально представлены в 2012 году в виде карт расширения PCIe (Knights Corner, 22 нм). Продукты второго поколения Knights Landing (14 нм) анонсированы в 2013 году и появились в 2016 году и представляют собой процессор для установки в серверный сокет LGA3647 (являются центральным процессором). В июне 2013 суперкомпьютер Tianhe-2 из (Китай) стал быстрейшим в мире. Он использовал сопроцессоры Intel Xeon Phi и центральные процессоры Xeon (Ivy Bridge-EP) для достижения 33.86 петафлопсов. Продукты Xeon Phi ориентированы на рынок, в котором также используются сопроцессоры Nvidia Tesla и AMD . (ru) |
| dbo:thumbnail | wiki-commons:Special:FilePath/Intel_Xeon_Phi_5100.jpg?width=300 |
| dbo:wikiPageExternalLink | https://www.intel.com/content/www/us/en/products/processors/xeon-phi/xeon-phi-processors.html |
| dbo:wikiPageID | 33186583 (xsd:integer) |
| dbo:wikiPageLength | 53446 (xsd:nonNegativeInteger) |
| dbo:wikiPageRevisionID | 1109156787 (xsd:integer) |
| dbo:wikiPageWikiLink | dbr:Brand_name dbr:MCDRAM dbr:Mesh_networking dbr:Omni-Path dbr:United_States_Department_of_Energy dbr:Deep_learning dbr:Double-precision_floating-point_format dbr:Intel_Tera-Scale dbr:Airmont_(microarchitecture) dbr:Teraflops_Research_Chip dbr:14_nanometer dbr:Cray dbr:SIMD dbr:Single-precision_floating-point_format dbr:Cilk dbr:GPGPU dbr:Multithreading_(computer_architecture) dbr:Application_programming_interface dbr:Machine_learning dbr:Cache_coherence dbr:Silicon_Graphics_International dbr:Single-precision dbr:Cloud_computing dbc:X86_microprocessors dbr:Texas_Advanced_Computing_Center dbr:Manycore_processor dbr:CERN dbr:Cell_(microprocessor) dbr:Cilk_Plus dbr:Larrabee_(microarchitecture) dbr:22_nanometer dbr:AVX-512 dbr:Advanced_Vector_Extensions dbr:FinFET dbr:P5_(microarchitecture) dbr:PCIe dbr:Kilobyte dbr:Floating-point dbr:Leibniz_Supercomputing_Centre dbr:Multi-core_processor dbr:AMD_Radeon_Pro dbc:Manycore_processors dbr:Ivy_Bridge_(microarchitecture) dbr:Hybrid_Memory_Cube dbr:Hyper-threading dbr:Argonne_National_Laboratory dbc:Coprocessors dbc:Intel dbc:Parallel_computing dbc:Intel_microprocessors dbr:LGA_3647 dbr:TFLOPS dbr:TOP500 dbr:High-performance_computing dbr:Tianhe-2 dbr:Xenon_(processor) dbr:Xenos_(graphics_chip) dbr:Aurora_(supercomputer) dbr:Intel dbr:Korea_Institute_of_Science_and_Technology_Information dbr:National_Energy_Research_Scientific_Computing_Center dbr:National_Supercomputer_Center_in_Guangzhou dbr:Nvidia dbr:Nvidia_Tesla dbr:OpenCL dbr:OpenMP dbr:Radeon_Instinct dbr:X86 dbr:X86-64 dbr:International_Supercomputing_Conference dbr:MMX_(instruction_set) dbr:Massively_parallel dbr:Single-chip_Cloud_Computer dbr:Streaming_SIMD_Extensions dbr:Very_long_instruction_word dbr:Exascale_computing dbr:Xeon dbr:Simultaneous_multithreading dbr:Sierra_Forest dbr:PCIe_3.0 dbr:Thermal_Design_Power dbr:Tri-gate dbr:Trigate_Transistors dbr:Advanced_Vector_Extensions_2 dbr:Double-precision dbr:File:Intel@14nm@Xeon_Phi@Knights_Landing@Xeon(ES)@QHL6_DSCx1.jpg dbr:File:Intel@14nm@Xeon_Phi@Knights_Landing@Xeon(ES)@QHL6_DSCx3.jpg dbr:File:Intel@14nm@Xeon_Phi@Knights_Landing@Xeon(ES)@QHL6_DSCx7@5x.jpg dbr:File:Intel_Xeon_Phi_Lineup.jpg dbr:File:Tianhe-2.jpg |
| dbp:arch | dbr:X86-64 |
| dbp:extensions | dbr:AVX-512 dbr:Advanced_Vector_Extensions dbr:Advanced_Vector_Extensions_2 |
| dbp:fastest | 1.700000 (xsd:double) |
| dbp:l1cache | 32 (xsd:integer) |
| dbp:l2cache | 512 (xsd:integer) |
| dbp:model | (en) Xeon Phi 3100 (en) Xeon Phi 5100 (en) Xeon Phi 7100 (en) Xeon Phi 7200 (en) |
| dbp:name | Xeon Phi (en) |
| dbp:numcores | 57 (xsd:integer) 64 (xsd:integer) (en) |
| dbp:producedEnd | 2020 (xsd:integer) |
| dbp:producedStart | 2010 (xsd:integer) |
| dbp:sizeFrom | 22 (xsd:integer) |
| dbp:sizeTo | 14 (xsd:integer) |
| dbp:slowest | 1.053000 (xsd:double) |
| dbp:sock | dbr:LGA_3647 PCIe 3.0 x16 (en) |
| dbp:successor | dbr:Sierra_Forest |
| dbp:transistor | a (en) |
| dbp:wikiPageUsesTemplate | dbt:Numero dbt:0 dbt:Anchor dbt:As_of dbt:Citation_needed dbt:Commons_category dbt:Distinguish dbt:Reflist dbt:Short_description dbt:Snd dbt:TBA dbt:Use_dmy_dates dbt:Infobox_CPU dbt:Intel_processors |
| dct:subject | dbc:X86_microprocessors dbc:Manycore_processors dbc:Coprocessors dbc:Intel dbc:Parallel_computing dbc:Intel_microprocessors |
| gold:hypernym | dbr:Architecture |
| rdf:type | owl:Thing dbo:Company yago:Architecture102734725 yago:Artifact100021939 yago:Building102913152 yago:Chip103020034 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 yago:WikicatIntelMicroprocessors yago:WikicatIntelX86Microprocessors yago:YagoGeoEntity yago:YagoPermanentlyLocatedEntity yago:SemiconductorDevice104171831 yago:Structure104341686 yago:Whole100003553 |
| rdfs:comment | Intel Many Integrated Core Architecture ou Intel MIC est une architecture multiprocesseur développée par Intel intégrant des travaux antérieurs (Larrabee, (en) et (en)). Des prototypes ont été produits sous le nom de Knights Ferry (2010) et une version commerciale sous le nom de Knights Corner (2012). Par la suite, Intel a annoncé la création d'une famille de produits sous le nom de Intel Xeon Phi. * Portail de l’informatique (fr) 제온 파이(Xeon Phi)는 인텔이 설계, 제조, 판매하는 주/보조 프로세서이다. 이 제품은 MIC(Many Integrated Core) 아키텍처를 사용하는데, 이것은 고성능 컴퓨팅을 위한 인텔의 새로운 아키텍처로서 x86 명령어 집합을 지원한다. 그래픽 카드용 라라비 프로젝트와 48개 코어가 집적된 의 연구결과로 개발되었다. 소프트웨어 개발용 플랫폼으로서 나이츠 페리가 2010년 하반기부터 가용되었으며 첫 상용제품은 22nm 공정기술 기반으로한 나이츠 코너로 예상된다. (ko) Xeon Phi（ジーオン ファイ）は、インテルが販売しているLarrabee（社内コード）より派生したMICアーキテクチャ (Many Integrated Core) ベースのHPC向けコプロセッサ（後にプロセッサバージョンも追加）のブランド名である。 (ja) 至强融核（Xeon Phi）协处理器，是首款英特尔（Many Integrated Core，MIC）架构产品。用作高性能计算（HPC）的超级计算机或服务器的加速卡。最多72個处理器核心，每個核心擁有4個超線程，最多288個線程，超線程無法關閉。与之竞争的是GPGPU（通用图形处理器）在HPC領域应用的普及。英特尔至强融核协处理器提供了类似于英特尔至强处理器编程环境的通用编程环境。多个英特尔至强融核协处理器可安装在单个主机系统中，这些协处理器可通过 PCIe 对等互连相互通信，不受主机的任何干扰。 (zh) Many Integrated Core, altrament coneguda com a MIC, és una arquitectura que ha estat dissenyada per Intel. Està dirigida a segments HPC (High Performance Computing) per investigar en tasques complexes com l'explotació petroliera, la investigació científica, anàlisis financers i la simulació climàtica entre molts altres. * 61 nuclis (4 threads per nucli) amb freqüència que oscil·la entre 1 i 1.238Ghz * 16GB de RAM amb una gran amplada de banda de 352GB/s (ca) Intel MIC, del inglés Intel Many Integrated Core Architecture, es un diseño multiprocesador de Intel creado para la fabricación de aceleradores cuyo objetivo sea el uso de software altamente paralelo, algo convencional en supercomputación para lo que Intel ha proporcionado prototipos a diversos centros de investigación colaboradores, tales como el Forschungszentrum Juelich, (Leibniz Supercomputing Centre), CERN o (Korea Institute of Science and Technology Information). Varios fabricantes de hardware también han apoyado a Intel, entre los que se encuentran SGI, Dell, HP, IBM, Colfax y Supermicro. (es) Xeon Phi was a series of x86 manycore processors designed and made by Intel. It was intended for use in supercomputers, servers, and high-end workstations. Its architecture allowed use of standard programming languages and application programming interfaces (APIs) such as OpenMP. Initially in the form of PCIe-based add-on cards, a second-generation product, codenamed Knights Landing, was announced in June 2013. These second-generation chips could be used as a standalone CPU, rather than just as an add-in card. (en) Xeon Phi foi uma linha de processadores many core x86, projetados e fabricados pela Intel. Ela foi destinada para o uso de supercomputadores, estações de trabalho e servidores. A arquitetura integrada permite o uso de linguagens de programação padrão e o uso de APIs, como a OpenMP. Cancelada em 2009, com codinome "Larrabee", era uma GPU antiga da Intel, que serviu como base para a criação, sendo assim compartilhando as mesmas áreas de aplicação com a GPUs. Tendo sua descontinuação devido a principalmente falta de demanda. (pt) Intel MIC (англ. Intel Many Integrated Core Architecture) — архітектура багатоядерної процесорної системи, розроблена Intel з використанням напрацювань архітектур Larrabee, Teraflops Research Chip, Intel Single-chip Cloud Computer. Прототип процесорів архітектури MIC (кодова назва Knights Ferry) був випущений в 2010 році. Комерційні процесори з даною архітектурою (кодова назва Knights Corner) плануються до випуску на 22 нм техпроцесі наприкінці 2012 або початку 2013 року. (uk) Xeon Phi — семейство x86 процессоров североамериканской корпорации Intel с большим количеством процессорных ядер. Данные процессоры предназначены для использования в суперкомпьютерах, серверах и высокопроизводительных рабочих станциях. Архитектура процессоров позволяет использовать стандартные языки программирования и технологии OpenMP. В июне 2013 суперкомпьютер Tianhe-2 из (Китай) стал быстрейшим в мире. Он использовал сопроцессоры Intel Xeon Phi и центральные процессоры Xeon (Ivy Bridge-EP) для достижения 33.86 петафлопсов. (ru) |
| rdfs:label | Many Integrated Core (ca) Intel MIC (es) Intel MIC (fr) Xeon Phi (ja) 제온 파이 (ko) Xeon Phi (pt) Xeon Phi (ru) Xeon Phi (en) Xeon Phi (uk) 至强融核 (zh) |
| owl:sameAs | freebase:Xeon Phi yago-res:Xeon Phi wikidata:Xeon Phi dbpedia-ca:Xeon Phi dbpedia-es:Xeon Phi dbpedia-fa:Xeon Phi dbpedia-fr:Xeon Phi dbpedia-hu:Xeon Phi dbpedia-ja:Xeon Phi dbpedia-ko:Xeon Phi dbpedia-no:Xeon Phi dbpedia-pt:Xeon Phi dbpedia-ru:Xeon Phi dbpedia-uk:Xeon Phi dbpedia-zh:Xeon Phi https://global.dbpedia.org/id/8GX8 |
| prov:wasDerivedFrom | wikipedia-en:Xeon_Phi?oldid=1109156787&ns=0 |
| foaf:depiction | wiki-commons:Special:FilePath/Intel@14nm@Xeon_Phi@Knights_Landing@Xeon(ES)@QHL6_DSCx1.jpg wiki-commons:Special:FilePath/Intel@14nm@Xeon_Phi@Knights_Landing@Xeon(ES)@QHL6_DSCx3.jpg wiki-commons:Special:FilePath/Intel@14nm@Xeon_Phi@Knights_Landing@Xeon(ES)@QHL6_DSCx7@5x.jpg wiki-commons:Special:FilePath/Intel_Xeon_Phi_5100.jpg wiki-commons:Special:FilePath/Intel_Xeon_Phi_Lineup.jpg wiki-commons:Special:FilePath/Tianhe-2.jpg |
| foaf:isPrimaryTopicOf | wikipedia-en:Xeon_Phi |
| is dbo:wikiPageDisambiguates of | dbr:Phi_(disambiguation) |
| is dbo:wikiPageRedirects of | dbr:Knights_Ferry_(Intel) dbr:Knights_Landing_(microarchitecture) dbr:Intel_MIC dbr:K1OM dbr:K1om dbr:Aubrey_Isle dbr:Many_Integrated_Core dbr:Many_Integrated_Core_Architecture dbr:Intel_Knights dbr:Intel_Many_Integrated_Core_Architecture dbr:Intel_Xeon_Phi dbr:Intel_Xeon_Phi_coprocessor dbr:Knight's_Corner dbr:Knights_Corner dbr:Knights_Corner_(Intel) dbr:Knights_Landing_microarchitecture dbr:Knights_Mill dbr:Xeon_phi |
| is dbo:wikiPageWikiLink of | dbr:List_of_discontinued_x86_instructions dbr:MCDRAM dbr:Silvermont dbr:Basic_Linear_Algebra_Subprograms dbr:Binary_Modular_Dataflow_Machine dbr:EVEX_prefix dbr:Teraflops_Research_Chip dbr:Pentium dbr:Tick–tock_model dbr:Cray_XC30 dbr:Out-of-order_execution dbr:QPACE2 dbr:GPI-Space dbr:Cache_control_instruction dbr:Simulia_(company) dbr:Comparison_of_CPU_microarchitectures dbr:Compute_kernel dbr:Phi_(disambiguation) dbr:Texas_Advanced_Computing_Center dbr:Manycore_processor dbr:512-bit_computing dbr:64-bit_computing dbr:CPU_socket dbr:Hartree_Centre dbr:Irish_Centre_for_High-End_Computing dbr:Larrabee_(microarchitecture) dbr:AVX-512 dbr:Advanced_Vector_Extensions dbr:Altix dbr:FLOPS dbr:History_of_personal_computers dbr:List_of_Intel_graphics_processing_units dbr:List_of_Intel_processors dbr:Guacolda-Leftrarú dbr:High_Bandwidth_Memory dbr:Cray_XC40 dbr:Cray_XC50 dbr:Cray_XMT dbr:AMD_FirePro dbr:AMD_Instinct dbr:LGA_3647 dbr:TOP500 dbr:Tianhe-2 dbr:DiRAC dbr:Intel_Xe dbr:Knights_Ferry_(Intel) dbr:Knights_Landing_(microarchitecture) dbr:Nektar++ dbr:Nvidia_Tesla dbr:COI dbr:X86 dbr:X86-64 dbr:Intel_MIC dbr:SCIF dbr:Xeon dbr:Multiple_instruction,_multiple_data dbr:Simultaneous_multithreading dbr:Symmetric_multiprocessing dbr:Transistor_count dbr:Register_file dbr:K1OM dbr:K1om dbr:Aubrey_Isle dbr:Many_Integrated_Core dbr:Many_Integrated_Core_Architecture dbr:Intel_Knights dbr:Intel_Many_Integrated_Core_Architecture dbr:Intel_Xeon_Phi dbr:Intel_Xeon_Phi_coprocessor dbr:Knight's_Corner dbr:Knights_Corner dbr:Knights_Corner_(Intel) dbr:Knights_Landing_microarchitecture dbr:Knights_Mill dbr:Xeon_phi |
| is dbp:successor of | dbr:Teraflops_Research_Chip |
| is foaf:primaryTopic of | wikipedia-en:Xeon_Phi |
