weblio英語例文検索 (original) (raw)
配線用トレンチの部分一致の例文一覧と使い方
該当件数 : 34件
例文
ゲート配線２４と金属配線２７とを接続する配線コンタクトトレンチ２６の直下に、この配線コンタクトトレンチ２６よりも幅の広いゲート**配線用トレンチ２２を形成する。例文帳に追加
A trench 22 for gate wiring which is larger in width than a wiring contact trench 26 connecting the gate wiring 24 and metal wiring 27 is formed right below the wiring contact trench 26. - 特許庁
集積回路装置用の金属配線は、集積回路基板にトレンチと、トレンチの一部分下にビアホールとを形成して製造する。例文帳に追加
The metal wiring of an integral circuit device is manufactured by forming the trench on the integral circuit substrate and a via hall under a part of the trench. - 特許庁
その後、トレンチ８の内部にゲート配線 用金属１１を形成し、サイドウォール１２および埋め込み絶縁膜１３でトレンチ８を塞ぐ。例文帳に追加
Thereafter, the trench 8 is closed with a side wall 12 and an embedded insulating film 13 by forming metal 11 for gate wiring to the internal side of the trench 8. - 特許庁
アルミ配線２０，２１を除去した後、封止用膜を成膜してトレンチ２６を塞ぐ。例文帳に追加
After aluminum wiring 20 and 21 is eliminated, a film for sealing is formed to block the trench 26. - 特許庁
例文
このゲート*配線用トレンチ２２内を含む半導体基板１０上にポリシリコンからなるゲート*配線２４を形成しているため、配線コンタクトトレンチ２６形成時にオーバーエッチングが生じても金属配線**２７は半導体層１１と接触することがない。例文帳に追加
The gate wiring 24 made of polysilicon is formed on a semiconductor substrate 10 including the trench 22 for gate wiring inside, so even if overetching is caused during the formation of the wiring contact trench 26, the metal wiring 27 never comes into contact with a semiconductor layer 11. - 特許庁
例文
トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置例文帳に追加
METHOD FOR FORMING METAL WIRING FOR USE IN SEMICONDUCTOR DEVICE USING BUFFER LAYER OF TRENCH SIDEWALL AND DEVICE MANUFACTURED THEREBY - 特許庁
Ｃｕめっきを用いることなくＰＶＤのみでトレンチまたはホールＣｕを埋め込んでＣｕ配線を形成すること。例文帳に追加
To form a Cu wiring by embedding a trench or a hole Cu only by PVD without using Cu plating. - 特許庁
プラグ埋設用 トレンチ１０およびコンタクトホール１３には、ソース配線１４に接続されたコンタクトプラグ１５が埋設されている。例文帳に追加
The contact plug 15 connected to source wiring 14 is buried in the trench 10 for burying plugs and the contact hole 13. - 特許庁
本発明ではデュアルダマシンで配線を形成しながらビアホールVを形成した感光膜パターンPR1,PR2を利用してトレンチTを形成することによって、トレンチTを形成するための感光膜パターンを別途に形成せずに金属配線82を容易に形成することができる。例文帳に追加
In this invention, a trench T is formed by using photoresist patterns PR1 and PR2 having a via hole V while forming wiring in a dual damascene process, thereby allowing metal wiring 82 to be easily formed without forming another photoresist pattern for forming the trench T. - 特許庁
例文
その語、第２配線 用レジストパターン６をマスクとしてＣｕ膜５をエッチングすることにより、ビア３および第１*配線用トレンチ４内にＣｕ膜５を埋め込んで、デュアルダマシン構造のビア３ａおよび第１*配線層４ａを形成するのと同時に第２配線**層７を形成する。例文帳に追加
Then the Cu film 5 is etched by using a second wiring resist pattern 6 for a mask to embed the Cu film 5 into the via-holes 3 and the trenches 4, and a second wiring layer 7 is formed at the same time when vias 3a of the dual damascene structure and a first wiring layer 4a are formed. - 特許庁
例文
バリア層としてのルテニウム膜の表面に直接電解めっきを行って、トレンチ等の配線 用凹部内に内部に欠陥のない配線材料を埋込むことができるようにする。例文帳に追加
To enable embedding of a defect-free wiring material in recesses for wiring, such as trenches, by carrying out electroplating directly on a surface of a ruthenium film serving as a barrier layer. - 特許庁
トレンチゲートを有する半導体装置に関して、金属配線により生じる応力が直接トレンチに作用するのを防止する構造を設けることで、耐圧、リーク特性等について高い信頼性を持つ半導体装置を提供する。例文帳に追加
To provide a semiconductor device having high reliability for a withstand voltage, leakage characteristics and the like by providing a structure which prevents stress generated owing to metal wiring from directly acting on a trench, as to the semiconductor device having a trench gate. - 特許庁
半導体配線材料として使用される銅を電気銅めっきにより形成する際制御された銅結晶形態を得、特にトレンチ付きの半導体ウェハーにめっきを行う場合のトレンチ内への良好な埋め込み特性を得ること。例文帳に追加
To obtain a controlled copper crystalline morphorogy when copper used as a semiconductor wiring material is formed by electrolytic copper plating and, especially to obtain such a property that the plating material can be sufficiently embedded in a trench when a semiconductor wafer having the trench is plated. - 特許庁
窒素原子を含むエッチングガスを用い、このエッチングガスをプラズマ雰囲気中で導入してエッチング初期に有機系の埋込層３５を選択的にエッチングする工程と、フロロカーボンガスを含むエッチングガスを用い、このエッチングガスをプラズマ雰囲気中で導入して配線 用のトレンチを微細加工する工程との二段階で配線 用のトレンチを微細加工する。例文帳に追加
A trench for wiring is micromachined in two stages; a process for selectively etching an organic-based embedded layer 35 at the initial stage of etching by introducing the etching gas into a plasma atmosphere by using the etching gas containing a nitrogen atom; and a process for micromachining the trench for wiring by introducing the etching gas into the plasma atmosphere using the etching gas containing fluorocarbon gas. - 特許庁
配線層にトレンチを形成し、トレンチをマイグレーション問題の影響を受け難い材料を無電解メッキ、イオン注入、および気相堆積法などの技術を用いて充填するなどの方法で電気抵抗の増加を最小限にして、機械的強度を増し、配線のエレクトロマイグレーション、ストレスマイグレーションの影響の受けやすさを減少させる。例文帳に追加
A trench is formed in a wiring layer, and the increase of electric resistance thereof is minimized and the mechanical strength thereof is enhanced and then influence of the electromigration and the stress migration of the wiring is decreased by a method filling a material hardly affected by a migration problem into the trench with use of technologies such as electroless plating, ion implantation, and gas phase depositing. - 特許庁
微細なトレンチ（溝）や孔で微細な回路パターンが形成された半導体ウェハやプリント配線板などの電子回路用基板に対し、電気的信頼性が高く、かつ配線上にハンプが生じることのない微細回路配線を形成することが可能な銅めっき浴および該めっき浴を用いた微細回路配線の形成方法並びにこれに使用する装置を提供すること。例文帳に追加
To provide a copper plating bath which can form fine circuit wiring having high electrical reliability without formation of humps on the wiring to a substrate for electronic circuits, such as a semiconductor wafer or printed wiring board, formed with fine circuit patterns by fine trenches or holes, a method for forming the fine circuit wiring using this plating bath, and apparatus used for the same. - 特許庁
フォトマスク６０を、デュアルダマシン配線構造のトレンチ及びその内側に配置されるコンタクトホールそれぞれのパターニングに共用可能とする。例文帳に追加
A photomask 60 can be commonly used for patterning both of a trench and a contact hole disposed inside the trench in a dual damascene wiring structure. - 特許庁
非鉄金属からなるパターン付き半導体ウエハの研磨において、研磨作業時間を延ばすことなくトレンチ又はトラフ中の金属のディッシングを低減し、かつ配線金属残渣が生じない研磨用組成物を提供する。例文帳に追加
To provide a polishing composition capable of reducing dishing of metals in a trench or trough, without prolonging the polishing working time and avoiding generation of wiring metal residues, when semiconductor wafer with patterns made of nonferrous metal is polished. - 特許庁
触媒を使用した銅ＣＶＤ方法として、ピンチ−オフやボイドの発生なしにトレンチ、ビアホール及びコンタクトを充填して銅配線導電体を形成する方法を提供すること。例文帳に追加
To provide a method of forming a copper interconnection conductor by filling a trench, a via-hole and a contact without causing the occurrence of pinch-off or void as a copper CVD method using a catalyst. - 特許庁
低誘電率層間絶縁膜をエッチングし、配線 用のホール、トレンチを微細加工する際に、フッ化炭素系ガス＋ＡｒにＮＦ_３を添加した混合ガスを真空チャンバ内に導入してエッチングする。例文帳に追加
When interconnect line holes and trenches are provided to the low-permittivity interlayer insulating film by etching through micro processing, a mixed gas of fluorocarbon gas, Ar, and NF_3 is introduced into a vacuum chamber for carrying out an etching operation. - 特許庁
パターン３ａをマスクにして絶縁膜１をエッチングし、絶縁膜１の表面側に埋め込み配線 用のトレンチ１ａを形成すると共に、絶縁膜１上からパターン３ａを除去する。例文帳に追加
The insulation film 1 is etched with the pattern 3a as a mask, a trench 1a for embedding wiring is formed at the surface side of the insulating film 1, and at the same time the pattern 3a is eliminated from the area on the insulating film 1. - 特許庁
ビアファースト方法を用いるデュアルダマシン配線の形成において、レジストポイズニング現象を抑制しトレンチ開口パターンを高精度に形成する。例文帳に追加
To form a trench opening pattern with high precision by suppressing resist poisoning phenomenon, when dual-damascene interconnect lines are formed using Via first method. - 特許庁
ビアファースト方法を用いるデュアルダマシン配線の形成において、レジストポイズニングを抑制しトレンチ開口パターンを高精度に形成する。例文帳に追加
To form a trench opening pattern with high precision by suppressing resist poisoning, when a dual-damascene interconnect lines are formed using Via first method. - 特許庁
例え微細化されたトレンチ等の配線 用凹部であっても、この内部にめっき液等の処理液を確実に浸入させて、めっき等の所定の処理を行うことができるようにする。例文帳に追加
To provide a substrate treatment apparatus and a substrate treatment method which allows treating liquid such as plating liquid to reliably penetrate even the inner part of a recessed part for wiring of a micronized trench, etc. and can perform prescribed treatment such as plating. - 特許庁
低誘電率層間絶縁膜をエッチングし、配線 用のホール、トレンチを微細加工する際に、フッ化炭素ガスにＮＨ_３を添加した混合ガスを導入してエッチングする。例文帳に追加
The low dielectric constant interlayer insulating film is etched, and when a wiring hole and a trench are finely processed, a mixture gas obtained by adding NH_3 to a fluorocarbon gas is introduced to etch. - 特許庁
トレンチ内の障壁金属層の上部にのみ化学気相蒸着方法を用いて選択的に比抵抗が低い金属層を蒸着し、熱処理を実施した後、平坦化して低抵抗金属配線を形成することができる半導体素子の金属配線形成方法を提供する。例文帳に追加
To provide a method for forming metal wiring of a semiconductor element that selectively vapor-deposits a metal layer having low specific resistance and flattens it after heat treatment by applying chemical vapor deposition only to an upper part of a barrier metal layer inside a trench, thereby being able to form a low specific resistance metal wiring. - 特許庁
トレンチ型素子分離構造を用いた半導体装置において、トレンチ領域の内部を配線のために有効に活用し、チップサイズの縮小化を図り、ＣＭＯＳ型のＳＲＡＭのメモリセルに適用した場合には、ワード線に直交する方向のセルパターン寸法を縮小化し、ＳＲＡＭの高速化を実現する。例文帳に追加
To effectively use the interiors of trench regions for a wiring, to contrive reduction in a chip size, to reduce the size of a cell pattern in the direction intersecting orthogonally a word line in the case where a semiconductor device is applied to the memory cell of a CMOS STRAM, and to enable the speedup of the STRAM in the device using a trench element isolation structure. - 特許庁
トレンチ１２３にゲート酸化膜１１８ａ、１１８ｂを介してポリシリコンを充填してゲート電極１１９ａを形成し、またトレンチ１２３の長手方向の端部側に、ゲート酸化膜１１８ｂおよび絶縁用酸化膜１１８ｃを介してポリシリコンでゲート配線引出し部であるゲートパッド１１９ｂを形成する。例文帳に追加
A gate electrode 119a is formed by filling the trench 123 with polysilicon through the gate insulation films 118a and 118b and a gate line lead-out part, i.e., a gate pad 119b, is formed of polysilicon on the longitudinal end part side of the trench 123 through the gate insulation films 118b and 118c. - 特許庁
半導体素子の微細パターン形成において、ビアホールやトレンチの空隙や、微細パターン上のオーバープレーティングを防ぐことのできる銅メッキ用電解液、これを用いた銅配線 用電気メッキ方法、この方法を用いて成る半導体素子を提供する。例文帳に追加
To provide an electrolytic solution by which the gaps of via-holes and trenches and overplating on fine patterns can be prevented, in the formation of the fine patterns of a semiconductor device, to provide an electroplating method for copper wiring using the same and to provide a semiconductor device obtained by using the same method. - 特許庁
半導体ウェハー上に形成された配線（ＬＳＩ）パターンの微細なビアあるいはトレンチの埋め込みに際し、アゾール又はシランカップリング剤を含有する銅電気めっき液を用いてめっきするか、又はアゾール又はシランカップリング剤を含有する銅電気めっき用前処理液に浸漬した後銅電気めっきする。例文帳に追加
When the fine vias or trenches are embedded in the wiring (LSI) pattern formed on a semiconductor wafer, the pattern is plated by the use of a copper electroplating solution containing an azole or silane coupling agent, or the pattern is dipped in a pretreating solution for copper electroplating containing the azole or silane coupling agent, and then electroplated with copper. - 特許庁
層間絶縁膜平坦化、シャロートレンチ分離形成、金属埋め込み配線形成等のＣＭＰ技術において、酸化珪素膜、金属埋め込み膜等へ研磨傷を発生させずに短時間でＣＭＰが実施できる微粒子、研磨材、それを用いた基板の研磨方法、半導体装置の製造方法を提供する。例文帳に追加
To provide microparticles capable of performing CMP in a short time without causing grinding defects on a silicon oxide membrane, a metal embedded membrane and the like in CMP technologies such as interlayer insulating film planarization, shallow trench separation forming and metal embedding wiring forming, to provide an abrasive, and to provide a method for grinding substrates and a method for producing the semiconductor devices by using the abrasive. - 特許庁
バリアメタル膜に本来求められるバリア性を維持しつつ、微細化が進む配線 用のホールやトレンチに対し優れたステップカバレッジでバリアメタル膜を形成でき、その上、バリアメタル膜表面にボイドを生じることなくＣｕ膜を形成できると共に、両者間で高い密着性が得られるようにした薄膜形成方法を提供する。例文帳に追加
To provide a thin-film forming method capable of forming a barrier metal film, which has excellent step coverage against holes or a trenches for interconnection, the holes or trenches tending toward finer geometry, while maintaining the barrier property inherently demanded to the barrier metal film, and which can forming a Cu film without generating voids on the barrier metal film surface and with high adhesion therebetween. - 特許庁
このように基板の最表面をめっき抑制剤で覆う処理をめっきの前処理として基板に対して行なうことによって、基板に形成された配線 用溝（トレンチ）やビアホール等の凹部内面に選択的にめっきが行なわれるため、適切な時点でめっきを終了した場合には基板全体に渡って平坦性を得ることができる。例文帳に追加
The inside surface of the recessed part such as the wiring trench or a via hole formed on the substrate is selectively plated by covering the the uppermost surface of the substrate with the plating inhibiter in this way to attain flatness through the whole substrate when the plating is finished at a proper point of time. - 特許庁
例文
基板に形成された微細な配線 用の溝等の微細窪みに銅または銅合金等を隙間なく均一にめっきするプロセスにおける、ボトムアップ成膜（トレンチやビア底からの優先成長）の弊害である、めっき膜の異常盛り上がり現象（オーバープレート）を抑える基板のめっき方法および装置を提供する。例文帳に追加
To provide a method and a device for plating a substrate where, in a process of closely and uniformly plating fine cavities such as fine grooves for wiring formed on a substrate with copper, a copper alloy or the like, the abnormal rising phenomenon (over plate) of a plating film as the harmful effect of bottom up film deposition (preferential growth from trench or via bottoms) can be suppressed. - 特許庁