weblio英語例文検索 (original) (raw)
LSI circuitの部分一致の例文一覧と使い方
該当件数 : 951件
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 19 20 次へ＞
例文
To effectively obtain decoupling of high-frequency components in an internal circuit for an LSI.例文帳に追加
ＬＳＩの内部回路の高周波成分のデカップリングを効果的に行う。 - 特許庁
LSI INSPECTION CIRCUIT, METHOD FOR DESIGNING THE SAME AND METHOD FOR FORMING TEST PROCEDURE THEREOF例文帳に追加
ＬＳＩ検査回路、その設計方法および試験手順作成方法 - 特許庁
The LSI 11 comprises a MAC circuit 61 and a RAM 21 therein.例文帳に追加
ＬＳＩ１１内にはＭＡＣ回路６１およびＲＡＭ２１が備えられる。 - 特許庁
To provide a debugging circuit capable of observing a signal of an internal circuit when debugging an LSI, and capable of dispensing with a new external terminal for the LSI.例文帳に追加
ＬＳＩをデバッグするときに、内部回路の信号を観察可能にし、かつ新たにＬＳＩに対し、外部端子を設ける必要のないデバッグ回路の提供。 - 特許庁
例文
To provide a tester circuit capable of verifying the logic operation of an LSI 2 mounted in a tester using an LSI tester 3 operating at a lower speed than the specified maximum speed of the LSI 2.例文帳に追加
テスタに搭載するＬＳＩ２の規定最高速度より低速度のＬＳＩテスタ３を用いてＬＳＩ２の論理動作の検証が可能なテスタ回路を提供する。 - 特許庁
例文
To conduct a selection test of a test of a very-multiple-terminal LSI by an LSI tester which has a small number of terminals without incorporating a circuit dedicated to the test in the tested LSI.例文帳に追加
超多端子ＬＳＩのテストの選別テストを、被テストＬＳＩにテスト専用の回路を内蔵させることなく端子数が少ないＬＳＩテスタにより可能とする。 - 特許庁
The frequency divided clock signal clk12 is inputted to a phase synchronizing loop circuit PLL1 and an output clock signal 1 from a circuit selected by a selector circuit SEL3 is distributed to the inside of an LSI through a frequency division circuit DIV2.例文帳に追加
分周されたクロック信号clk12は、位相同期ループ回路ＰＬＬ１に入力され、セレクタ回路SEL3により選択された回路の出力クロック信号が分周回路DIV2を経てLSI内部へ分配される。 - 特許庁
To provide a semiconductor integrated circuit that allows the EMI countermeasure to be taken after being assembled into a product without using information outside the LSI.例文帳に追加
LSI外部の情報を用いることなく、製品組み込み後にEMI対策が可能である半導体集積回路を提供する。 - 特許庁
To provide an LSI-testing adaptor, which can reduce costs for the test by suppressing an increase in the circuit scale of an LSI device.例文帳に追加
ＬＳＩデバイスの回路規模の増大を抑えたままテスト費用を削減することができるＬＳＩテスト用アダプタを提供する。 - 特許庁
例文
The semiconductor integrated circuit device is provided with an LSI chip 1 and the wiring board 100 on which the LSI chip 1 is loaded.例文帳に追加
半導体集積回路装置はＬＳＩチップ１と、ＬＳＩチップ１が搭載された配線基板１００を備えている。 - 特許庁
例文
To reduce the number of pins of an LSI and the number of components of a peripheral circuit by performing DV decoding process with single clock.例文帳に追加
単一のクロックでＤＶデコード処理を行うことにより、LSIのピン数を削減し、周辺回路の部品点数を削減する。 - 特許庁
An LSI chip is provided with an internal circuit FLM of a testing object DUT, and a testing circuit BIST.例文帳に追加
ＬＳＩチップは、テスト対象ＤＵＴである内部回路ＦＬＭと、テスト回路ＢＩＳＴとを具備する。 - 特許庁
A system LSI chip 1 has a determined circuit part 12 and undermined circuit part 11 composed of a gate array.例文帳に追加
システムＬＳＩチップ１は回路確定部１２とゲートアレイからなる回路未確定部１１を有する。 - 特許庁
The emulation circuit is provided with a data register circuit 22, a decoded address register circuit 23 and a status register circuit 24 to be accessed from the LSI test program(TP) and from an emulation program(EP) separately from the LSI test program and equivalent to a register of an LSI, an address decoding circuit 21, a timer circuit 26, and first and second interruption circuits 25, 27.例文帳に追加
ＬＳＩテストプログラム（ＴＰ）およびこれとは別にエミュレーションプログラム（ＥＰ）からそれぞれアクセスできる、ＬＳＩのレジスタに相当するデータレジスタ回路２２、デコードアドレスレジスタ回路２３およびステータスレジスタ回路２４と、アドレスデコード回路２１と、タイマー回路２６と、第１および第２割り込み回路２５、２７とを備えている。 - 特許庁
To obtain a mode setting circuit which can switch the operation mode of an LSI without any circuit remodeling.例文帳に追加
回路変更を伴うこと無く、ＬＳＩの動作モードを切り替えることのできるモード設定回路を得る。 - 特許庁
To provide an emulation circuit with simplified circuit/device structure to create an LSI test program(TP).例文帳に追加
ＬＳＩテストプログラム（ＴＰ）を作成するための回路・装置構成簡易化したエミュレーション回路を提供する。 - 特許庁
SYSTEM AND METHOD FOR SETTING WHITE BALANCE CORRECTION CIRCUIT, LSI CIRCUIT USED FOR THE SYSTEM, AND LIQUID CRYSTAL TELEVISION例文帳に追加
ホワイトバランス補正回路の設定システム及び方法、該システムに使用するＬＳＩ回路、及び液晶テレビ - 特許庁
To lower the power consumption of a semiconductor integrated circuit device, for example, an LSI.例文帳に追加
半導体集積回路装置（例えば、ＬＳＩ）の低消費電力化を図る。 - 特許庁
To collectively form scan separation circuits to restrain a circuit scale of an LSI from increasing.例文帳に追加
スキャン分離回路を集約化してＬＳＩの回路規模の増加を抑制する。 - 特許庁
The pad 314 for the inspection for operating the inspection circuit 313 inspecting the internal circuit 312 of a first LSI region 311 on a wafer is arranged in a second LSI region 321 which is a different LSI region close to the LSI region 311.例文帳に追加
ウエハ上の第１ＬＳＩ領域３１１の内部回路３１２を検査する検査回路３１３を動作させるための検査用パッド３１４を、そのＬＳＩ領域３１１に近接する別のＬＳＩ領域である第２ＬＳＩ領域３２１に配置する。 - 特許庁
To provide a variable amplifier circuit suitable for a semiconductor integrated circuit, and a high-performance camera preprocessing LSI using the variable amplifier circuit.例文帳に追加
半導体集積回路に好適な可変増幅回路及びそれを用いた高性能のカメラ用前処理ＬＳＩを提供する。 - 特許庁
To facilitate and quicken a test for a macro circuit, related to an electronic circuit system having a logic circuit and a memory circuit as the macro circuit like a system LSI or the like.例文帳に追加
システムＬＳＩ等のように、マクロ回路として、ロジック回路及びメモリ回路を有する電子回路システムに関し、マクロ回路の試験の容易化、高速化を図る。 - 特許庁
To provide an evaluation method capable of recognizing each delay condition outside an LSI easily, by regarding a combined logic circuit between flip-flops inside the LSI as a critical path.例文帳に追加
ＬＳＩ内部のフリップフロップ間組合せ論理回路をクリティカル・パスとして、各々の遅延状態をＬＳＩ外部で容易に知る。 - 特許庁
To provide an LSI layout data display device, etc., with which a layout editor can edit LSI layout data while grasping the characteristics of the circuit.例文帳に追加
レイアウト編集者が回路の特性を把握しながらＬＳＩレイアウトデータを編集できるＬＳＩレイアウトデータ表示装置などの提供。 - 特許庁
To provide a CPU system formed by generalizing peripheral LSI and increasing speed of a memory for peripheral LSI with small circuit scale at low cost.例文帳に追加
周辺ＬＳＩを汎用化し、かつ、周辺ＬＳＩ用メモリを高速化したＣＰＵシステムを低コストで回路規模小さく提供する。 - 特許庁
To provide a method of designing a circuit that can enhance the design efficiency of a LSI by recycling design assets of a circuit block arranged on the chip of the LSI, or the like.例文帳に追加
ＬＳＩのチップ上に配置される回路ブロックの設計資産を再利用し、ＬＳＩの設計効率を向上できる回路ブロックの設計方法の提供など。 - 特許庁
A signal processing circuit is formed by a well-known technique as LSI manufacturing process.例文帳に追加
ＬＳＩ製造プロセスとして周知の技術により、信号処理回路を形成する。 - 特許庁
To limit access from a debug I/F to an internal circuit in a system LSI.例文帳に追加
システムＬＳＩにおいて、デバッグＩ／Ｆからの内部回路へのアクセスを制限する。 - 特許庁
RECEPTION SYSTEM, MICROCOMPUTER, LSI CIRCUIT, DIGITAL BROADCAST SYSTEM, RECEPTION METHOD, PROGRAM, AND MEDIUM例文帳に追加
受信システム、マイコン、ＬＳＩ回路、デジタル放送システム、受信方法、プログラム、および媒体 - 特許庁
SEMICONDUCTOR INTEGRATED CIRCUIT, RECORDING MEDIUM, TEST DATA GENERATING APPARATUS, AND LSI TESTING APPARATUS例文帳に追加
半導体集積回路、記録媒体、テストデータ生成装置およびＬＳＩ試験装置 - 特許庁
To improve the efficiency of LSI circuit design work by HDL.例文帳に追加
ＨＤＬによるＬＳＩ回路設計作業の効率化を図ることを目的とする。 - 特許庁
Since a circuit element is composed of a logic gate of a non-register circuit, the circuit is simplified, and a large correlation circuit is easily realized and also easily made to an LSI.例文帳に追加
回路素子が非レジスタ回路の論理ゲートで構成しているので、回路が簡素化され、大規模な相関回路の実現が容易で、ＬＳＩ化も容易となる。 - 特許庁
The clock frequency divider circuit 2 divides the frequency of an LSI operational clock by an integer value N and outputs this signal to a modulation circuit and a delay circuit in the transmission circuit 1.例文帳に追加
クロック分周回路２はＬＳＩ作動用クロックを整数値Ｎで分周し、この信号を送信回路１の変調回路と遅延回路に出力する。 - 特許庁
The control circuit has a driving circuit 13 for driving the optical head, a read circuit 10 for reading the data of the optical head, and an LSI (Large Scale Integrated) circuit 1.例文帳に追加
制御回路は、光学ヘッドを駆動するための駆動回路１３と、光学ヘッドのデータのリードを行うリード回路１０と、ＬＳＩ回路１とを有する。 - 特許庁
The same LSI package that incorporates a decoder 13 is caused to incorporate a test circuit 12 and an automatic signal generation circuit 16.例文帳に追加
テスト回路１２、信号自動発生回路１６をデコーダ１３と同一のＬＳＩパッケージに内蔵させる。 - 特許庁
To eliminate the need to design a timing between a circuit connected to an external device and a circuit inside an LSI.例文帳に追加
外部のデバイスに接続される回路とＬＳＩ内部の回路との間におけるタイミング設計を不要とすること。 - 特許庁
To provide a clock generating circuit provided with timing adjustment circuit that can integrate a logic IC (LSI) or the like.例文帳に追加
論理ＩＣ（ＬＳＩ）などの組み込みが可能なタイミング調整機能を備えたクロック発生回路を提供する。 - 特許庁
To provide an LSI with a built-in boundary scan circuit provided with a malfunction preventing circuit.例文帳に追加
本発明の目的は、誤動作防止回路を備えたバウンダリスキャン回路内臓ＬＳＩを提供することである。 - 特許庁
A graphic LSI 14 is integrated with a rendering circuit 22, a digital video encoder 23 and a multiplexer circuit 25.例文帳に追加
グラフィックＬＳＩ１４内にレンダリング回路２２、デジタルビデオエンコーダ２３および多重化回路２５が組み込まれている。 - 特許庁
To measure current consumption for each circuit block in an LSI with an externally connected measuring circuit.例文帳に追加
ＬＳＩ内の回路ブロックごとの消費電流測定を、外部接続された測定回路で測定可能にする。 - 特許庁
To provide a register circuit contained in an LSI circuit capable of restoring, in the case of error detection in the LSI circuit, the content of a register to a state before the generation of the error to stop runaway.例文帳に追加
ＬＳＩ回路に内蔵されたレジスタ回路であって、ＬＳＩ回路においてエラー検出時にエラー発生前の状態にレジスタの内容を復帰させ、暴走を停止することを可能とする。 - 特許庁
To provide a semiconductor storage circuit and a configuration method of semiconductor storage circuit which can further miniaturize a system LSI by making layout area of semiconductor storage circuit contained in the system LSI smaller.例文帳に追加
システムＬＳＩに含まれる半導体記憶回路のレイアウト面積を小さくすることによってシステムＬＳＩをより小型化できる、半導体記憶回路及び半導体記憶回路の構成方法に関する。 - 特許庁
A signal pin in the LSI has a constitution of being equipped with the input-output terminal, an input-output circuit, the terminal resistance circuit and a testing circuit.例文帳に追加
ＬＳＩの信号ピンは入出力端子、入出力回路、終端抵抗回路とテスト用抵抗とを備えて構成されている。 - 特許庁
To provide a method of verifying a designed circuit capable of easily verifying an LSI and a wiring board circuit in a designing stage of the circuit.例文帳に追加
ＬＳＩや配線基板回路を回路の設計段階で、容易に検証できる設計回路の検証方法を提供すること。 - 特許庁
To easily execute the automatic generation of a logic circuit at the time of designing a logic circuit such as the PAD of an LSI and the peripheral circuit.例文帳に追加
ＬＳＩのＰＡＤおよびその周辺回路等の論理回路を設計するに際し、論理回路を容易に自動生成する。 - 特許庁
This semiconductor device comprises a Lsi variation detection circuit 1 detecting the variance in gate length Lsi of formed MOS transistors, a comparison circuit 2 comparing output signals A, B of the Lsi variation detection circuit 1, and a potential control circuit 3 controlling a substrate potential of the MOS transistors in accordance with the output signal A of the Lsi variation detection circuit 1 and an output signal of the comparison circuit 2.例文帳に追加
この半導体装置は、形成されたＭＯＳトランジスタのゲート長Ｌｓｉのばらつきを検出するＬｓｉ変動検出回路１と、Ｌｓｉ変動検出回路１の出力信号Ａ，Ｂを比較する比較回路２と、Ｌｓｉ変動検出回路１の出力信号Ａおよび比較回路２の出力信号Ｃに応じてＭＯＳトランジスタの基板電位を制御する電位制御回路３とを含む。 - 特許庁
To solve the problem that an inspection time required for scan test increases when a circuit scale of an LSI is increased.例文帳に追加
ＬＳＩの回路規模が増大すると、スキャンテストにかかる検査時間が増大する。 - 特許庁
REGRESSION TEST SYSTEM FOR LSI CIRCUIT, DEVICE USED FOR THE SAME AND REGRESSION TEST METHOD例文帳に追加
ＬＳＩ回路のリグレッションテストシステム、及びそれに用いる装置とそのリグレッションテスト方法 - 特許庁
To decrease a power consumption of an LSI package flip-chip-connected to a circuit substrate.例文帳に追加
回路基板にフリップチップ接続されているＬＳＩパッケージの消費電力を低減する。 - 特許庁
例文
TESTING CIRCUIT OF CHARGE DETECTOR, AND LSI AND METHOD FOR TESTING CHARGE DETECTOR例文帳に追加
電荷検出回路の試験回路およびＬＳＩならびに電荷検出回路の試験方法 - 特許庁