weblio英語例文検索 (original) (raw)
fractional frequencyの部分一致の例文一覧と使い方
該当件数 : 77件
例文
FRACTIONAL FREQUENCY DIVISION SYNTHESIZER例文帳に追加
分数分周周波数シンセサイザー - 特許庁
FRACTIONAL N FREQUENCY SYNTHESIZER例文帳に追加
フラクショナルＮ周波数シンセサイザ - 特許庁
FRACTIONAL N SYSTEM FREQUENCY SYNTHESIZER例文帳に追加
フラクショナルＮ方式周波数シンセサイザ - 特許庁
FRACTIONAL N FREQUENCY SYNTHESIZER DEVICE例文帳に追加
フラクショナルＮ周波数シンセサイザ装置 - 特許庁
例文
Fractional-NPLL FREQUENCY SYNTHESIZER例文帳に追加
Ｆｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザ - 特許庁
例文
DELTA SIGMA FRACTIONAL FREQUENCY DIVISION PLL SYNTHESIZER例文帳に追加
デルタシグマ型分数分周ＰＬＬシンセサイザ - 特許庁
FRACTIONAL FREQUENCY DIVIDER CIRCUIT AND DATA TRANSMISSION APPARATUS USING THE SAME例文帳に追加
分数分周回路及びこれを用いたデータ伝送装置 - 特許庁
FRACTIONAL FREQUENCY DIVISION PLL DEVICE AND CONTROL METHOD THEREOF例文帳に追加
分数分周ＰＬＬ装置、およびその制御方法 - 特許庁
PHASE LOCKED LOOP CIRCUIT EMPLOYING FRACTIONAL FREQUENCY DIVIDER例文帳に追加
分数分周器を用いた位相同期ループ回路 - 特許庁
例文
NON-INTEGER FREQUENCY DIVIDER AND FRACTIONAL N FREQUENCY SYNTHESIZER例文帳に追加
非整数分周器、およびフラクショナルＮ周波数シンセサイザ - 特許庁
例文
METHOD OF REMOVING ERROR IN PHASE OF FRACTIONAL-NPLL FREQUENCY SYNTHESIZER, AND FRACTIONAL-NPLL FREQUENCY SYNTHESIZER例文帳に追加
Ｆｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザの位相誤差除去方法及びＦｒａｃｔｉｏｎａｌ−ＮＰＬＬ周波数シンセサイザ - 特許庁
PHASE SYNCHRONIZATION LOOP TYPE FREQUENCY SYNTHESIZER OF FRACTIONAL-N METHOD例文帳に追加
フラクショナル−Ｎ方式の位相同期ループ形周波数シンセサイザ - 特許庁
FRACTIONAL-N SYSTEM PHASE SYNCHRONIZATION LOOP FREQUENCY SYNTHESIZER例文帳に追加
フラクショナル−Ｎ方式位相同期ループ形周波数シンセサイザ - 特許庁
SIGMA-DELTA MODULATOR AND FRACTIONAL FREQUENCY SYNTHESIZER例文帳に追加
シグマデルタ変調器およびフラクショナル周波数シンセサイザ - 特許庁
FRACTIONAL N FREQUENCY SYNTHESIZER AND ITS OPERATING METHOD例文帳に追加
フラクショナルＮ周波数シンセサイザ及びその動作方法 - 特許庁
FRACTIONAL N FREQUENCY SYNTHESIZER AND SYNTHESIZING METHOD例文帳に追加
フラクショナルＮ周波数シンセサイザ及びシンセサイズ方法 - 特許庁
To realize fractional frequency division while holding a merit of subsampling PLL.例文帳に追加
サブサンプリングPLLの利点を保持したまま、フラクショナル分周を実現する。 - 特許庁
FREQUENCY SYNTHESIZER WITH FRACTIONAL DIVISION CHARGE COMPENSATION MEANS例文帳に追加
分数分割電荷補償手段を有する周波数シンセサイザ - 特許庁
FRACTIONAL NPLL SYNTHESIZER, AND METHOD OF LIMITING OSCILLATION FREQUENCY BAND OF FRACTIONAL NPLL SYNTHESIZER例文帳に追加
フラクショナルＮＰＬＬシンセサイザ、フラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法 - 特許庁
To provide a Fractional-NPLL frequency synthesizer capable of increasing the settable number of modulo-values without increasing the circuit scale.例文帳に追加
回路規模を増大させることなく、設定可能なモジュロ値の種類を増加させることのできるFractional-NＰＬＬ周波数シンセサイザを提供すること。 - 特許庁
To suppress fractional spurious emissions caused in a fractional N PLL (Phase-Locked Loop) frequency synthesizer.例文帳に追加
フラクショナルＮ方式のＰＬＬ(Phase-locked loop；位相同期回路)周波数シンセサイザにおいて生じる、フラクショナルスプリアスを抑圧する。 - 特許庁
To easily match charge pumps used in a fractional-N compensation scheme and to filter undesired frequency components introduced by fractional division.例文帳に追加
分数−Ｎ補償法で用いられる電荷ポンプを容易に整合し、分数分割によって導入された望ましくない周波数成分を濾波する。 - 特許庁
The delta-sigma modulation type fractional frequency division PLL frequency synthesizer performs fractional frequency division by modulating a frequency divider 37 for performing the frequency division of an output frequency of a voltage controlled oscillator 35.例文帳に追加
電圧制御発振器３５の出力周波数を分周する分周器３７を変調することで分数分周を行うデルタシグマ変調型分数分周ＰＬＬ周波数シンセサイザである。 - 特許庁
DELTA-SIGMA MODULATION TYPE FRACTIONAL FREQUENCY DIVISION PLL FREQUENCY SYNTHESIZER, AND RADIO COMMUNICATION APPARATUS例文帳に追加
デルタシグマ変調型分数分周ＰＬＬ周波数シンセサイザ、及び、無線通信装置 - 特許庁
SIGMA-DELTA MODULATOR, FREQUENCY SYNTHESIZER USING THE SAME AND FRACTIONAL DIVIDED FREQUENCY SYNTHESIZING METHOD例文帳に追加
シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法 - 特許庁
SIGNAL PROCESSING APPARATUS, NON-INTEGRAL FREQUENCY DIVIDER AND FRACTIONAL N-PHASE LOCK LOOP SYNTHESIZER USING THE SAME例文帳に追加
信号処理装置及び非整数分周器並びにこれを用いたフラクショナルＮ−ＰＬＬシンセサイザ - 特許庁
To make phase noise of an output signal small in a fractional PLL frequency synthesizer.例文帳に追加
分数ＰＬＬ周波数シンセサイザにおいて、出力信号の位相雑音を小さくする。 - 特許庁
To provide a fractional division frequency synthesizer which miniaturizes a circuit scale and facilitates a circuit design.例文帳に追加
回路規模を小型化し、回路設計を容易にした分数分周周波数シンセサイザーを提供する。 - 特許庁
To provide a fractional N-frequency synthesizer capable of attaining low spurious radiation.例文帳に追加
低スプリアス化を達成することのできるフラクショナルＮ周波数シンセサイザを得る。 - 特許庁
PROGRAM FREQUENCY DIVIDING TYPE FRACTIONAL PLL FREQUENCY SYNTHESIZER AND FREQUENCY DIVIDING SERIES COMPUTER THEREOF例文帳に追加
プログラム分周型分数ＰＬＬ周波数シンセサイザの分周数列の計算機およびプログラム分周型分数ＰＬＬ周波数シンセサイザ - 特許庁
The fractional-N PLL circuit contains a phase frequency comparator PFD, a charge pump circuit Ch_Pmp, a loop filter Lp_Flt, a voltage-controlled oscillator VCO, a fractional frequency divider DIV, and a ΣΔ modulator ΣΔMod.例文帳に追加
フラクショナル−Ｎ ＰＬＬ回路は、位相周波数比較器ＰＦＤ、チャージポンプ回路Ｃｈ＿Ｐｍｐ、ループフィルタＬｐ＿Ｆｌｔ、電圧制御発振器ＶＣＯ、フラクショナル分周器ＤＩＶ、ΣΔ変調器ΣΔＭｏｄを含む。 - 特許庁
To provide a programmable fractional division of frequency for performing fractional frequency division of a digital signal capable of improving solution, and realizing resolution step of 1/N (N is a non-zero natural integer).例文帳に追加
デジタル信号を分数分周する分周器において、分解能を改善し、１／Ｎ（Ｎは非零自然整数）の分解能ステップを有し、プログラミング可能な分数分周器を実現する。 - 特許庁
The semiconductor device is provided with a control circuit 10 that adds or subtracts a value less than 1 to or from a numerator of a fractional number frequency division ratio of a comparison frequency divider 4.例文帳に追加
比較分周器４の分数分周比の分子値に１未満の値を加算若しくは減算する制御回路１０を設けた。 - 特許庁
To provide a new fractional PLL circuit that eliminates a principle of operation of changing the frequency division ratio of a frequency divider.例文帳に追加
分周器の分周比を変化させることを動作原理としない新規なフラクショナルＰＬＬ回路を提供する。 - 特許庁
The fractional frequency divider 16 is obtained by, e.g. selecting different basic dividers 17 to 19 in order according to temporal rates (k) and (m-k) corresponding to fractional division which is implemented.例文帳に追加
フラクショナルディバイダは、例においては、実施されるフラクショナル分割に対応する時間的割合ｋ、ｍ−ｋに応じて、順番に、異なるディバイダ１７−１９を選択することによって得られる。 - 特許庁
To provide a fractional NPLL synthesizer which is realized in a small size and at a low cost by reducing necessary circuits, and to provide a method for band restriction of oscillation frequency of the fractional NPLL synthesizer and a method for radio communication using it.例文帳に追加
必要な回路を減らして、小サイズ低コストで実現できるフラクショナルＮＰＬＬシンセサイザ、フラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法、及びそれを用いた無線通信方法を提供する。 - 特許庁
To suppress generation of spurious noise in the frequency and higher harmonic wave components of the frequency which uses the divider switching repeating frequency in a frequency synthesizer using fractional frequency division control technology.例文帳に追加
分数分周制御技術を用いた周波数シンセサイザの分周器切換を繰り返し周期とする周波数とその高調波成分のスプリアスノイズ発生の抑制。 - 特許庁
FRACTIONAL NPLL SYNTHESIZER, METHOD FOR BAND RESTRICTION OF OSCILLATION FREQUENCY OF THE SAME, AND METHOD FOR RADIO COMMUNICATION USING IT例文帳に追加
フラクショナルＮＰＬＬシンセサイザ、フラクショナルＮＰＬＬシンセサイザの発振周波数帯域制限方法、及びそれを用いた無線通信方法 - 特許庁
A modulator 4 and a fractional frequency divider 16 are built in a adjusting loop 2 of a voltage-controlled oscillator 3.例文帳に追加
送信装置において、電圧制御発振器３の調整ループ２内に、変調器４とフラクショナル周波数ディバイダ１６とが組み入れられる。 - 特許庁
The apparatus and method intended to provide rate prediction is an apparatus and method for rate prediction in a wireless communication system involving fractional frequency reuse.例文帳に追加
部分周波数再使用を有する無線通信システムにおけるレート予測のための装置および方法が開示されている。 - 特許庁
To provide a PLL synthesizer for adopting a fractional frequency division system employing a delta sigma circuit for realizing a low consumed current without deteriorating the characteristic.例文帳に追加
特性を劣化させることなく低消費電流化を実現するデルタシグマを用いた分数分周方式のＰＬＬシンセサイザを提供する。 - 特許庁
To provide a signal processing apparatus with a small circuit scale, a non-integral frequency divider and a fractional N PLL (phase lock loop) synthesizer having the same.例文帳に追加
回路規模の小さい信号処理装置及び非整数分周器並びにこれを備えたフラクショナルＮ ＰＬＬシンセサイザを提供する。 - 特許庁
To provide a sigma-delta modulator which modifies resolution of output frequencies by an average value of periodic pulse input signals having variable pulse width without increasing the number of input bits of the sigma-delta modulator, a fractional divided frequency synthesizer using the same and a fractional divided frequency synthesizing method.例文帳に追加
シグマデルタ変調機の入力ビットの数を増加させず、可変パルス幅を有する周期的なパルス入力信号の平均値で出力周波数の解像度を変化させるシグマデルタ変調装置、これを用いた分数分周周波数合成器、及び分数分周周波数合成方法を提供する。 - 特許庁
To provide a frequency synthesizer for improving the fluctuation of a sprious reduction effect caused by an output frequency concerning the frequency synthesizer of a fractional frequency dividing system.例文帳に追加
分数分周方式の周波数シンセサイザにおいて出力周波数によるスプリス低減効果の変動を改善する周波数シンセサイザの提供。 - 特許庁
When a target frequency set value indicating the target frequency of an output signal changes, computing units 15a, 15b set a frequency set value indicating a frequency different from a frequency indicated by the target frequency set value for a fractional frequency divider 17 a plurality of times.例文帳に追加
演算器１５ａ，１５ｂは、出力信号の目標の周波数を示す目標周波数設定値が変化した時、フラクショナル分周器１７に対して目標周波数設定値で示される周波数と異なる周波数を示す周波数設定値を複数回設定する。 - 特許庁
The center frequency and the frequency offset quantity from inside the data are set in a fractional synthesizer 42, and the maximum frequency changing rate is set as clock synchronous pulling-in speed of the DPLL 54.例文帳に追加
そのデータうち、中心周波数と周波数オフセット量とをフラクショナルシンセサイザ４２ａに設定するとともに、最大の周波数変化率をＤＰＬＬの５４クロック同期引き込み速度と設定する。 - 特許庁
To provide a non-integer frequency divider and a fractional N frequency synthesizer in which noises through a power source caused by the operating current of an accumulator are reduced and a high C/N and high speed frequency switching can be made compatible.例文帳に追加
アキュムレータの動作電流に起因する電源を介したノイズを低減させ、高Ｃ／Ｎと高速な周波数切替を両立させることを可能にする非整数分周器、およびフラクショナルＮ周波数シンセサイザを提供する。 - 特許庁
To provide a frequency synthesizer which utilizes transmitting and receiving fractional frequency-dividing phase-locked loops which reduce an area occupied by a chip, sharing a sigma delta modulator with each other, and also to provide a frequency synthesizing method.例文帳に追加
シグマデルタ変調器を共有して、チップで占める面積を減少させることができる受信及び送信用の分数分周位相固定ループを利用した周波数合成器及び周波数合成方法を提供する。 - 特許庁
The digital fractional phase detector 200 uses a time-to-digital converter 201 that represents a time difference as a digital word for use by the frequency synthesizer so as to accommodate a quantization scheme for measurement of a fractional difference between a significant edge of the output clock 110 of the VCO and a reference clock.例文帳に追加
デジタル小位相検出器200は、周波数合成器が使用する時間差をデジタル語として表す時間デジタル変換器201を使用し、VCOの出力クロック110の有意なエッジと基準クロック間の遅れの小差を測定する量子化方式に対応する。 - 特許庁
例文
A fractional-N mode phase synchronous circuit is provided with, between a loop filter and a voltage control oscillator 6, a low-pass filter 9 with a cutoff frequency which is fully higher than a loop bandwidth frequency of the phase synchronous circuit and which determines a fractional frequency division ratio of a PLL control circuit 8, and which is fully lower than a periodic frequency.例文帳に追加
フラクショナル−Ｎ方式の位相同期回路において、ループフィルタと電圧制御発振器６の間に位相同期回路のループ帯域周波数より十分高くかつＰＬＬ制御回路８の分数分周比を決定する周期周波数より十分低い遮断周波数をもつ低域通過フィルタ９を備えたものである。 - 特許庁