weblio英語例文検索 (original) (raw)
シスコンを含む例文一覧と使い方
該当件数 : 110件
例文
面格子１００に加わった振動による振動センサ２１の検出信号が、ヒステリ**シスコンパレータ２４の基準電圧を超える場合に、スピーカ２７が鳴動して警報を発生する。例文帳に追加
If a detection signal of the vibration sensor 21 due to the vibration applied to the plane lattice 100 exceeds the reference voltage of a hysteresis comparator 24, the speaker 27 sounds to issue a warning. - 特許庁
ヒステリ**シスコンパレータを用いた電源切り替え回路において、コンパレータのヒステリシス特性に電源電圧依存性が生じることなく、安定した切り替え動作ができるようにする。例文帳に追加
To perform a stable switching operation without causing dependence on a power supply voltage in hysteresis characteristics of a comparator, in a power supply switching circuit using a hysteresis comparator. - 特許庁
そして、この垂直同期信号の周波数に応じた電圧をヒステリ**シスコンパレータ回路５にかけることにより、特定されている周波数状態に応じた電圧を出力させる。例文帳に追加
The voltage corresponding to the frequency of the vertical synchronizing signal is applied to a hysteresis comparator circuit 5 and voltage corresponding to a specified frequency state is outputted. - 特許庁
ヒステリシス幅演算回路５０は、上記リップル率αを用いてヒステリシス幅ΔＩ_H を演算して、それをヒステリ**シスコンパレータ方式制御回路６０ｕ〜６０ｗに供給する。例文帳に追加
The hysteresis band computation circuit 50 computes a hysteresis band ΔI_H using the ripple rate α and supplies it to hysteresis comparator type control circuits 60u-60w. - 特許庁
例文
また、スイッチＳ５の切換えに、出力電圧Ｖｏの安定化のために該電圧Ｖｏの情報を前記制御回路１３にフィードバックするヒステリ**シスコンパレータ１５の出力を兼用し、回路を簡素化することができる。例文帳に追加
Moreover, the circuit can be simplified by also using the output of a hysteresis comparator 15, which feeds back the information on the voltage Vo to the control circuit 13 for stabilization of the output voltage, for switching of the switch S5. - 特許庁
例文
ヒステリ**シスコンパレータ１０は、軽負荷検出回路５０による軽負荷状態の検出を契機として、第２しきい値電圧Ｖｔｈ２を所定電圧幅だけ高電位側にシフトする。例文帳に追加
The hysteresis comparator 10 shifts the second threshold voltage Vth2 to a high potential side by a predetermined voltage width, by taking as momentum the detection of the light load state by the light load detecting circuit 50. - 特許庁
一方過電流状態では、ヒステリ**シスコンパレータ５１出力がハイレベル、ｎ型ＭＯＳトランジスタ６３がオン状態となり、キャパシタ６２の電荷は放電される。例文帳に追加
Meanwhile, in an overcurrent state, the output of the hysteresis comparator 51 is at a high level, the n type MOS transistor 63 is turned on, and the electric charge of the capacitor 62 is discharged. - 特許庁
電源電圧の影響を受けることなく、大きな抵抗比を必要とせずに、精度の良いヒステリシス幅が調整可能なヒステリ**シスコンパレータ回路を作成すること。例文帳に追加
To create a hysteresis comparator circuit capable of adjusting a hysteresis width of high precision without being affected by a power source voltage and requiring a large resistance ratio. - 特許庁
ヒステリ**シスコンパレータ回路の出力を反転させる入力電圧のしきい値及びヒステリシス幅を独立して容易に設定できるようにする。例文帳に追加
To provide a hysteresis comparator circuit wherein a threshold value of an input voltage used to invert an output of the hysteresis comparator circuit and a hysteresis width can easily be set independently of each other. - 特許庁
例文
したがって、ヒステリ**シスコンパレータ３３は、同相ノイズ信号の影響を受けることなく、差動増幅されたＦＧ信号を２値化してパルス信号を生成することができる。例文帳に追加
Accordingly, a hysteresis comparator 33 can binarize the differentially amplified FG signal so as to generate a pulse signal, without being affected by the in-phase noise signal. - 特許庁
例文
ヒステリ**シスコンパレータ１３は、抵抗Ｒ２を介してコンデンサＣの電圧を常時監視して、コンデンサＣの電圧が上限電圧Ｖ＿ｈｉｇｈに達するとリセット信号を出力する。例文帳に追加
A hysteresis comparator 13 monitors the voltage of a capacitor C via a resistor R2 at all times, and outputs a reset signal when the voltage of the capacitor C reaches an upper-limit voltage V_high. - 特許庁
光ファイバからの光信号を検知するフォトダイオード１の出力は、初段アンプ部、アンプ１７、ヒステリ**シスコンパレータ１８、バッファ１９および出力段を順次経由する。例文帳に追加
The output of a photo diode 1 which detects an optical signal from an optical fiber sequentially passes an initial-stage amplifier part, an amplifier 17, a hysteresis comparator 18, a buffer 19, and an output stage. - 特許庁
ヒステリ**シスコンパレータ５４，６４の立ち下がりエッジは単安定マルチバイブレータ８０によって検出され、その検出信号がＣＰＵ２０のポートＰＲａ，ＰＲｂに取り込まれる。例文帳に追加
Rising edges of the hysteresis comparators 54, 64 are detected by a monostable multivibrator 80 and the detection signal is fetched into ports PRa, PRb of a CPU 20. - 特許庁
素子のばらつきや温度の影響を受けにくく、立ち上がり及び立ち下がり時の応答特性に優れ、かつ低消費電力化が可能なヒステリ**シスコンパレータ回路を提供する。例文帳に追加
To provide a hysteresis comparator circuit that is hardly susceptible to dispersion in components and effect of temperature, has an excellent response characteristic for leading and trailing and low power consumption. - 特許庁
パイロット信号線Ｌｐの電圧値は、ボルテージフォロワ５０や抵抗体５２，５３を介してヒステリ**シスコンパレータ５４，６４によって、閾値電圧と大小比較される。例文帳に追加
The magnitude of a voltage value of a pilot signal line Lp is compared to that of a threshold voltage by hysteresis comparators 54, 64 through a voltage follower 50 and resistors 52, 53. - 特許庁
電圧を調整して負荷に出力する電圧調整手段７の出力をフィードバック制御するために、ヒステリ**シスコンパレータ１０とＰＷＭ式制御手段２２とを併設した。例文帳に追加
A hysteresis comparator 10 and a PWM type control means 22 are concurrently provided for feedback controlling an output of a voltage regulation means 7 for adjusting voltage output to a load. - 特許庁
スイッチ部ＳＷは、ヒステリ**シスコンパレータ８の出力信号とプリドライバ９の出力信号との論理積信号によって、電流検出用抵抗１３の両端部の電圧を出力する。例文帳に追加
A switch section SW outputs the voltage between the both terminals of a current detection resistor 13 using an AND signal between an output signal from a hysteresis comparator 8 and an output signal from a pre-driver 9. - 特許庁
ビデオ信号の入力Ｉ／Ｆとしてアナログ及びディジタルＩ／Ｆの何れを用いるかが操作パネル１２２により選択され、入力セレクト信号及び丸め設定信号が**シスコン１１７から出力される。例文帳に追加
An operation panel 122 is used to select which of an analog I/F and a digital I/F as an input I/F for a video signal, and a system controller 117 outputs an input select signal and a rounding setting signal. - 特許庁
この状態が一定時間（５００ｍｓ）だけ継続した時点ｔ３で、**シスコンは、その時点に対応した再生アドレスを終了アドレスＥＡＤとして内蔵メモリに保存する。例文帳に追加
The system controller stores the reproduction address corresponding to the point of time to the built-in memory as an end address EAD at a point of time t3 when the state is consecutive for a prescribed time (500ms). - 特許庁
また、ヒステリ**シスコンパレータ３２で出力電圧Ｖｏを監視し、出力電圧Ｖｏが目標設定電圧の９０％に到達時に、ＰＭＯＳトランジスタ３１をオフ状態として通常の制御に切り替える。例文帳に追加
Further, the hysteresis comparator 32 monitors the output voltage Vo, and when the output voltage Vo reaches a value of 90% of a target setting voltage, the PMOS transistor 31 is brought into an off state to switch it to usual control. - 特許庁
本発明は、ヒステリ**シスコンパレータの出力信号に従ってインダクタ電流が制御されるインダクタが入力段に構成されていても、出力電圧を安定させることができる、電圧変換装置の提供を目的とする。例文帳に追加
To provide a voltage converter which can stabilize an output voltage even though an inductor, in which an inductor current is controlled according to the output signal of a hysteresis comparator, is constituted at its input stage. - 特許庁
コンパレータ４１は、所定の不感帯では出力レベルが変化しないヒステリ**シスコンパレータとしての機能を備え、ハイインピーダンス期間に、ハイレベル信号またはローレベル信号を出力する。例文帳に追加
A comparator 41 is provided with a function as a hysteresis comparator in which an output level does not change in a prescribed dead zone, and outputs a high level signal or a low level signal in the high impedance period. - 特許庁
ヒステリ**シスコンパレータを用いた同期整流方式の降圧型スイッチングレギュレータにおいて、軽負荷時の出力電圧のリップルを低減する。例文帳に追加
To reduce a ripple of an output voltage at a light load, in a voltage-fall type switching regulator of a synchronous rectifying system that uses a hysteresis comparator. - 特許庁
テープ記録媒体の早送りまたは巻き戻しを行うメカニズム部４と、メカニズム部４の走行速度を制御する**シスコン部２とを備えた。例文帳に追加
This device is provided with a mechanism section 4 for fast- forwarding or rewinding a tape recording medium, and a system control section 2 for controlling the traveling speed of the mechanism section 4. - 特許庁
**シスコン１０は、全操作内容リストから実行可能な操作内容を抽出して実行可能性が高い順にソートし、ソート順位が高い一つの操作内容を示すＯＳＤ信号をＯＳＤ回路１１にて生成する。例文帳に追加
A system controller 10 extracts executable operation contents from an all-operation contents list, sorts them in the decreasing order of performance possibility, and generates an OSD signal showing the operation contents of one operation in high sorting order by an OSD circuit 11. - 特許庁
**シスコン１とＲＩＳＣ２の各ＣＰＵは、通信を要求するＲＥＱ端子，要求に対し応答するＡＣＫ端子，データ出力端子ＳＤＯ，データ入力端子ＳＤＩ、クロック端子を有している。例文帳に追加
Each CPU of a system computer 1 and an RISC 2 is provided with an REQ terminal for requesting communication, an ACK terminal for responding to the request, a data output terminal SDO, a data input terminal SDI, and a clock terminal. - 特許庁
トラッククロス成分の乗ったトラックエラー（ＴＥ）信号またはミラー（ＭＩ）信号を入力信号としてヒステリ**シスコンパレータ３０で２値化してトラッククロス（ＴＣ）信号を出力する。例文帳に追加
In this track cross signal generating method, a track error signal(TE) or a miller(MI) signal on which a track cross element is superimposed are converted to a binary signal as an input signal with a hysteresis comparator 30 to output the track cross(TC) signal. - 特許庁
**シスコン３０はこの検出結果よりテープの記録状況を解析し、光ディスクエンコーダ２０に検出結果に応じた圧縮率を供給するようにする。例文帳に追加
A system computer 30 analyzes the recording state of the tape based on the detection result, and supplies a compression rate to an optical disk encoder 20 according to the detection result. - 特許庁
**シスコン１５６は、温度センサ１５４，１５５で検出されるヘッド温度やプリンタ内部温度を用いて、フィルタ１１２のクリーニングの必要性を判断する。例文帳に追加
The system controller 156 judges the need for cleaning the filter 112 by using a head temperature and a temperature in a printer detected by temperature sensors 154, 155. - 特許庁
この場合、インバータ出力端から積分器１１〜１３およびヒステリ**シスコンパレータ１４〜１６を通ってインバータ入力端に入る信号がインバータ出力５ｓ〜７ｓを反転させる極性で接続される。例文帳に追加
With this constitution, the amplifier is connected with the pole so that signals input in an inverter input end through the integrators 11 to 13, and the hysteresis comparators 14 to 16 from an inverter output end may reverse the inverter outputs 5s to 7s. - 特許庁
磁気センサ１１の検出コイル１１３の出力電圧が入力される差動増幅器３３と、差動増幅器３３の出力が入力されるヒステリシスコンパレータ３４と、ヒステリ**シスコン**パレータ３４から出力されるデジタル信号に基づいて、出力電圧に含まれる隣接する２つのスパイク状電圧のそれぞれが出力される間におけるクロックのパルス数をカウントするカウンタ３５とを含む磁気センサの信号検出回路を提供する。例文帳に追加
This signal detecting circuit for the magnetic sensor includes: a differential amplifier 33 input with an output voltage from a detecting coil 113 of the magnetic sensor 11; a hysteresis comparator 34 input with an output from the differential amplifier 33; and a counter 35 for counting the pulse number of a clock between respective outputs of two adjacent spikelike voltages included in the output voltage, based on a digital signal output from the hysteresis comparator 34. - 特許庁
起動時に基準電圧源の出力とローパスフィルタの出力の電圧差が所定値を超えている期間は、ヒステリ**シスコンパレータの出力信号により第１電圧バッファ回路の出力インピーダンスが制御される。例文帳に追加
The output impedance of the first voltage buffer circuit is controlled by the output signal of the hysterisis comparator during a period when a voltage difference between the output of the reference voltage source and the output of the low-pass filter exceeds a prescribed value in starting. - 特許庁
トラッキング制御状態のＴＥ残留量がヒステリ**シスコンパレータ４７の閾値を超えないように、サーボ制御部５４はゲイン・オフセット補正用ＦＥＰ部４２，４３で生成される補正トラッキングエラー信号の振幅を変更するように制御する。例文帳に追加
A servo control part 54 performs control to change an amplitude of a correction tracking error signal generated by gain offset correction FEP parts 42, 43 so that the TE residue quantity of a tracking control state may not exceed a threshold of a hysteresis comparator 47. - 特許庁
また、ヒステリシス幅可変部３４は、系統擾乱の収束後にインバータの出力電流ｉが断続的にヒステリシス幅を逸脱した状態であるときは、ヒステリ**シスコンパレータ方式制御部１８のヒステリシス幅Δｉ＊を変更する。例文帳に追加
Moreover, a hysterisys width variable part 34 changes the hysterisys width Δi* of the hysterisys comparator system controller 18 when the output current i of the inverter has deviated intermittently from the hysterisys width after convergence of system disturbance. - 特許庁
ＳＡＷ素子と入力信号に基づいて位相を変える可変位相回路とを含む発振ループと、この発振ループの１接点を出力として外部回路を駆動するための出力駆動回路とにより可変遅延型発振器を構成し、前記出力駆動回路としてヒステリ**シスコンパレータを用いる。例文帳に追加
The variable delay type oscillator is composed of an oscillation loop, which includes an SAW element and a variable phase circuit for changing the phase based on an input signal, and an output driving circuit for driving an outer circuit by using one contact of the oscillation loop as an output. - 特許庁
そして、通常はＰＷＭ式制御手段２２によって電圧調整手段７のスイッチング周波数を調整可能に制御するとともに、このＰＷＭ式制御手段２２が作動不能なときにのみ、ヒステリ**シスコンパレータ１０が作動するように構成した。例文帳に追加
In this constitution, ordinarily by the PWM type control means 22, a switching frequency of the voltage regulation means 7 is adjustably controlled, also so as to operate the hysteresis comparator 10 only when this PWM type control means 22 is inoperable. - 特許庁
ＴＣ信号の周波数を検出手段５８により検出し、高くなるとヒステリシス幅設定手段５７によりヒステリ**シスコンパレータ３０のヒステリシス幅を狭くし、低くなるとヒステリシス幅が広くなるように制御する。例文帳に追加
Frequency of the TC signal is detected with a detecting means 58 and when the frequency becomes high, control is performed so that the hysteresis width of the hysteresis comparator 30 is narrowed with a hysteresis width setting means 57 and when the frequency becomes low, the hysteresis width is widened. - 特許庁
そして、**シスコン１１は、初期動作で行われる処理の少なくとも１つにおいて異常が発生した場合に、異常が発生した処理の種類に応じて、初期動作で行われる処理ごとに予め設定された点滅パターンでＬＥＤ３１を点滅させる。例文帳に追加
Then, the system component 11 blinks the LED 31 with a predetermined blink pattern which is beforehand established for every process in the initial operation according to the kind of the process which generates malfunction when the malfunction is generated in at least one of the process performed in the initial operation. - 特許庁
**シスコン１７はメモリＩ／Ｆ２１を制御し、画像データと、携帯電話に入力された音声を示すデータであって該携帯電話から送信されて無線送受信部２４で受信された該音声データとを、メモリカード２３に記録させる。例文帳に追加
A system control circuit 17 controls memory I/F 21 and records image data and sound data which show sound inputted to the portable telephone, are transmitted from the portable telephone set and received by the radio transmission/reception part 24 in a memory card 23. - 特許庁
切換部２２は、定常時は三角波比較方式制御部１４からの信号を選択し、系統擾乱時にはヒステリ**シスコンパレータ方式制御部１８からの信号を選択してゲートパルス信号の発生指令信号を出力する。例文帳に追加
A switching portion 22 selects a signal from the controller with triangular-wave comparison system 14 at steady state, and selects a signal from the hysteresis comparator-type controller 18, when a system is disturbed, to output a generated command signal of gate pulse signal. - 特許庁
**シスコン１またはＲＩＳＣ２は通信を開始する場合、ＲＥＱ端子を出力に設定して通信開始信号を出力し、相手側はＲＥＱ端子に通信開始信号を検出したとき、ＡＣＫ端子を出力に設定して応答信号を返すことができるように構成されている。例文帳に追加
At starting communication, the system computer 1 or the RISC 2 sets the REQ terminal as an output to output a communication start signal, and when the other side detects the communication start signal at the REQ terminal, it sets the ACK terminal as an output to return a response signal. - 特許庁
通常状態では、抵抗３１の両端電圧が電圧源ＶＲ２の電圧より小さく、ヒステリ**シスコンパレータ５１出力がローレベル、ｎ型ＭＯＳトランジスタ６３がオフ状態となり、キャパシタ６２は電源ラインＶｃｃまで充電される。例文帳に追加
In a normal state, voltage at both ends of a resistance 31 is smaller than the voltage of a voltage source VR2, an output of a hysteresis comparator 51 is at a low level, an n type MOS transistor 63 is turned off, and a capacitor 62 is charged up to a power supply line Vcc. - 特許庁
ただし、感温ダイオード９０の温度が低い場合、ヒステリ**シスコンパレータ９４の出力信号が論理「Ｌ」となるため、ＡＮＤ回路９８を介して駆動ＩＣ６０に出力される最終的な信号は、論理「Ｌ」となり、パワースイッチング素子Ｓｗの強制的なオフ操作はなされない。例文帳に追加
However, when the temperature of a temperature sensing diode 90 is low, an output signal from a hysteresis comparator 94 serves as a logical "L" signal, then the final signal output to a drive IC 60 through an AND circuit 98 serves as a logical "L" signal, preventing the forcible turn-off operation of the power switching element Sw. - 特許庁
電源コンバータは、コントローラの出力周波数を監視し、それを、内部あるいはユーザの指定により外部で生成された基準（５００）と比較し、コントローラのヒステリシスを調整する、フィードバック回路（１０００）を含むヒステリ**シスコントローラ（１０）からなる。例文帳に追加
The power converter has a hysteresis controller 10 including a feedback circuit 1000 for monitoring the output frequency of a controller and comparing the output with a reference 500 internally or externally generated by a user designating to regulate a hysteresis of the controller. - 特許庁
**シスコン１７はメモリＩ／Ｆ２１を制御し、携帯電話に入力された情報に基づいて取得された文字データであって該携帯電話から送信されて無線送受信回路２４で受信された該文字データをメモリカード２３に記録させる。例文帳に追加
A system controller 17 controls a memory I/F 21 to make it record in a memory card 23 the character data which is obtained based on the information inputted into the mobile telephone, and then is transmitted by the mobile telephone and received by the radio transmission and reception circuit 24. - 特許庁
**シスコン１５６は、フィルタ１１２のクリーニングの必要性を判断し、その判断結果をプリンタ表示部１０６に表示し、またパソコン等の外部制御装置２００にその情報を送信し、この外部制御装置２００の表示部にもその判断結果を表示する。例文帳に追加
The information is transmitted to an external control device 200 such as a personal computer and the judgment result is indicated on a display section of the external control device 200. - 特許庁
ヒステリ**シスコンパレータ方式制御部１８は、インバータの出力電流値とその電流指令値とをヒステリシス特性を持たせて比較し、出力電流値が所定のヒステリシス幅を逸脱したときスイッチング素子をオンオフするためのゲートパルス信号の生成信号を求める。例文帳に追加
A hysteresis comparator-type controller 18 compares between an output current value of the inverter and its current command value adding hysteresis characteristics thereto, and determines a generated signal of gate pulse signal for turning on/off a switching element, when the output current value deviates a predetermined hysteresis width. - 特許庁
受信回路３は、送信信号により二次側コイル１２に生じる受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路３１と、検出電圧と基準電圧との電圧差に基づいて送信データを再生するヒステリ**シスコンパレータ３２とを有する。例文帳に追加
The receiving circuit 3 includes: a receiving signal detector 31 for outputting a detection voltage in response to a difference in an absolute value between a positive amplitude and negative amplitude of a receiving signal generating in the secondary coil 12 by the transmitting signal; and a hysteresis comparator 32 for regenerating transmitting data based on a voltage difference between the detection voltage and a reference voltage. - 特許庁
そして、**シスコンＣＰＵが、モーションセンサＳ１１、Ｓ１２、Ｓ１３からの信号の出力の有無に基づいて、遊技者の手の高さがＹ１、Ｙ２、Ｙ３のいずれであるか決定し、これによって遊技者の手の動きを求め、演出制御ＣＰＵおよびランプ制御ＣＰＵが、遊技者の手の動きに応じた演出を行う。例文帳に追加
A system controller CPU determines that a player's hand is positioned at a height of Y1, Y2, or Y3 based on the presence of signal output from the motion sensors S11, S12, and S13, thereby finds the motion of the player's hand, and a presentation control CPU and a lamp control CPU perform presentation according to the motion of the player's hand. - 特許庁
例文
**シスコン２１に設けられているＣＰＵは、ＲＯＭ２３に予め格納されている制御プログラムを実行することにより、タッチパッド部５４に備えられている単一のタッチパッドに対してなされる触接操作における触接位置の二次元の移動方向を検出する処理と、予め設定されている条件をその移動方向に応じたものへ変更する処理とを行う。例文帳に追加
A CPU provided to a system controller 21 performs a process for detecting a 2-dimensional moving direction of a contact position in a contact operation in relation to a single touch pad provided to a touch pad unit 54, and a process for changing a predetermined condition to a condition in response to its moving direction by operating a control program previously provided to a ROM 23. - 特許庁