weblio英語例文検索 (original) (raw)
信号遷移の部分一致の例文一覧と使い方
該当件数 : 866件
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 17 18 次へ＞
例文
複数の入力タイミング信号から所定のいくつかのクリティカル遷移を有している１つのタイミング信号を発生させるためのタイミング信号発生回路を提供する。例文帳に追加
To provide a timing signal generating circuit that generates a timing signal having some prescribed critical transitions from input timing signals. - 特許庁
出力イネーブル信号の変化を検出して状態遷移検出信号（ａｔｄｐｚ）を出力し、これと内部で発生したリフレッシュ要求信号（ｓｒｔｚ）とを比較して、回路動作を決める。例文帳に追加
The device detects changes in output enable signals, outputs state transition detecting signals (atdpz) and compares the signals with internally generated refresh request signals (srtz) to determine circuit operations. - 特許庁
送信スタンドバイからアクティブへのモードの遷移は、スケジューリング情報、アクセス信号、無線端末からのウエイクアップ信号、ハンドオフ信号等により行われる。例文帳に追加
Mode transitions from transmission standby to active may be in response to: scheduling information, access signals, wake-up signals from the wireless terminal, hand-off signals, etc. - 特許庁
ビット線プリチャージ信号ＢＬＥＱＢＲとシェアード信号ＳＨＲＲとは、第１のレベルまたは第２のレベル、たとえば、“Ｈ”または“Ｌ”の論理レベルが逆方向に遷移する信号である。例文帳に追加
The bit line precharge signal BLEQBR and the shared signal SHRR are the signals changing opposite in the first level or second level, e.g. "H" or "L" logical levels. - 特許庁
例文
フリップ・フロップ18,20は、入力デジタル・データ信号の遷移に応じて１対の直角位相クロック信号をサンプリングして、位相コード信号Q1,Q2を発生する。例文帳に追加
Flip flops 18 and 20 sample a pair of quadrature phase clock signals according to the transition of the input digital data signal, and generate phase code signals Q1 and Q2. - 特許庁
例文
そして、ビット線プリチャージ信号ＢＬＥＱＢＲとシェアード信号ＳＨＲＲの**信号遷移時に、所定時間、ショート用トランジスタＱ３１をＯＮ（導通）にする。例文帳に追加
When the bit line precharge signal BLEQBR and the shared signal SHRR change, the shorting transistor Q31 is turned ON (conductive) for a certain time period. - 特許庁
データストローブ信号ＤＱＳが所定の遷移を繰り返したことをバースト長情報信号ＢＬを元に判断してマスク信号Ｅｎａｂｌｅをマスク状態とする。例文帳に追加
The circuit 14 makes the mask signal Enable a mask state when it judged based on the burst length information signal BL that the data strobe signal DQS repeats the prescribed transition. - 特許庁
コンデンサＣ３は、当該状態遷移によって生じる信号の変化を微分してパルス信号を得て、当該パルス信号を、負荷である半導体レーザＬＤへと出力する。例文帳に追加
A capacitor C3 obtains a pulse signal by differentiation of signal change occurred by the state transition, and outputs the pulse signal to a semiconductor laser LD serving as a load. - 特許庁
イニシャルサイクルにおいて、１回目の／ＲＡＳオンリリフレッシュを行うためにロウアドレスストローブ信号／ＲＡＳが遷移すると、外部入力されるコントロール信号の信号受け付けを開始する。例文帳に追加
In an initial cycle, when the row address strobe signal reverse RAS is transited to perform a first time reverse RAS only refresh, receiving a control signal externally inputted is started. - 特許庁
例文
基準信号に基づいて発生するトリガ信号ＴＲＩＧに対して信号ＴＰａ〜ＴＰｘの位相をともに次第に前にずらすことによってドライバ波形の遷移するタイミングの差がレジスタ５６ａ〜５６ｘに保持される。例文帳に追加
The difference of timing of transition of a driver waveform is held in registers 56a-56x by shifting gradually forward phases of the signal TPa-TPx for a trigger signal TRIG generated based on the reference signal. - 特許庁
例文
入力信号の遷移点における貫通電流等の影響による出力信号の波形なまりや波形歪を改善した差動信号出力回路を提供する。例文帳に追加
To provide a differential signal output circuit for improving unsharpened waveform and waveform distortion of an output signal due to effects of a through-current or the like at a transition point. - 特許庁
同期回路４０は、内部クロック信号Ｐ１，Ｐ２に応答するラッチ回路４４，５４，６４，６８を含み、内部クロック信号Ｐ１，Ｐ２に同期して動作モードを示す状態遷移 信号ＲＡＳＰ１，ＲＥＡＤＰ１，ＷＲＩＴＥＰ１を発生する。例文帳に追加
The synchronizing circuit 40 comprises latch circuits 44, 54, 64, 68 corresponding to internal clock signals P1, P2, and generates state transition signals RASP1, READP1, WRITEP1 indicating an operation mode synchronizing with the internal clock signals P1, P2. - 特許庁
立ち上がりタイミング制御回路１ａは信号Ｓ６を反転させた信号Ｓ１０を生成し、信号Ｓ１０のＨｉｇｈからＬｏｗへの遷移に要する時間を変化させる。例文帳に追加
A rising timing control circuit 1a generates a signal S10 obtained by inverting the signal S6 and a time required for transition from high to low in the signal S10 is changed. - 特許庁
比較器Ａ１により信号Ｓ１０が基準値Ｖｒｅｆを下回ったときに信号Ｓ２が遷移するようにして、立ち下がり時間の長短により信号Ｓ２のデューティ比を変化させられる。例文帳に追加
The transition of the signal S2 is executed when the signal S10 becomes lower than a reference value Vref by a comparator A1 and the duty ratio of the signal S2 is changed by the length of a falling time. - 特許庁
省電力移行制御装置４０は、ＲＡＭ２６を標準動作状態又は低電力動作状態に遷移させるよう制御しつつ、アドレス信号、制御信号及びデータ信号を伝送するハードウェアである。例文帳に追加
The power saving transition control device 40 is hardware which transmits an address signal, a control signal and a data signal while controlling the RAM 26 to cause the transition to the standard operating state or the low power operating state. - 特許庁
メモリ回路の各記憶素子回路への初期化信号を１本の信号線１４で供給し、該初期化信号でソース電極が高電源Ｖddに接続されているｐＭＯＳ ００-1をオン状態に遷移させる。例文帳に追加
The initializing signal to each storage element circuit of the memory circuit is supplied by one signal line 14, and a pMOS 00-1, in which a source electrode is connected to a high power source Vdd by the initializing signal, is transferred to the ON state. - 特許庁
装置の状態が遷移する際の切り替え信号付近の誤差信号の変化を計測することによって、装置のサーボ制御を中断せずに誤差信号のオフセット調整を行う。例文帳に追加
Offset adjustment of an error signal is performed by measuring variations of the error signal near a switching signal at the time of transition of the state of an optical disk device, without suspending servo-control of the optical disk device. - 特許庁
入力信号と出力信号の範囲に制限が少なく、閾値電位Ｖｒｅｆのような他の電位も必要なく、入力信号の遷移時以外に電流が流れないレベルシフト回路を提供する。例文帳に追加
To provide a level shift circuit where restriction in the range of an input signal and an output signal is reduced, another potential such as a threshold potential Vref is not required and current does not flow excepting for the time of transition of the input signal. - 特許庁
メモリセルアレイ1 と、ロウアドレス信号の遷移およびカラムアドレス信号の遷移をそれぞれ検知するATD 回路7 と、ATD 検知出力のみに基づいてメモリセルアレイに対するロウアクセスに必要な所望の長さの内部回路制御信号を発生し、この制御信号に基づいてロウアクセスおよびカラムアクセスを制御する制御回路5 とを具備する。例文帳に追加
This circuit is provided with a memory cell array 1, an ATD circuit 7 detecting transition of a row address signal and transition of a column address signal, and a control circuit 5 generating an internal circuit control signal having desired length required for row access for the memory cell array based on only a detected output of the ATD circuit and controlling row access and column access based on this control signal. - 特許庁
無線制御装置１は、無線装置３に待機信号を含む制御信号を送信して無線装置３を運用状態から待機状態に遷移させる待機設定手段と、無線装置３に再開信号を含む制御信号を送信して無線装置３を待機状態から運用状態に遷移させる再開設定手段と、を備えている。例文帳に追加
The radio control device 1 comprises: standby setting means for transmitting a control signal including a standby signal to the radio device 3 to switch the radio device 3 from the operation state to the standby state; and restart setting means for transmitting a control signal including a restart signal to the radio device 3 to switch the radio device 3 from the standby state to the operation state. - 特許庁
出力部３０は、第１レベルシフタ１０、第２レベルシフタ２０の出力信号Ｓ１、Ｓ２を受け、第１レベルシフタ１０の出力信号Ｓ１の高速に遷移するエッジと、第２レベルシフタ２０の出力信号Ｓ２の高速に遷移するエッジにもとづいて、出力信号Ｓｏｕｔを生成する。例文帳に追加
An output unit 30 receives output signals S1 and S2 of the first and second level shifters 10 and 20, and generates the output signal Sout based on a high-speed transitioning edge of the output signal S1 of the first level shifter 10 and a high-speed transitioning edge of the output signal S2 of the second level shifter 20. - 特許庁
データ信号ＲＤＰ、ＲＤＭ及びクロック信号ＲＣＫＰ、ＲＣＫＭを受信するレシーバ回路において、クロック信号ＲＣＫＰ、ＲＣＫＭに基づく信号の遷移回数を信号検知部３００の周波数検知回路５で検知する。例文帳に追加
In this receiver circuit for receiving data signals RDP and RDM and clock signals RCKP and RCKM, a frequency detection circuit 5 of a signal detecting part 300 detects the number of times of signal shifting based on the clock signals RCKP and RCKM. - 特許庁
ラッチ信号生成回路３２は、チップイネーブル信号／ＣＥを遅延させた遅延チップイネーブル信号の活性化タイミングおよびクロック信号ＣＬＫの遷移タイミングのうち遅いタイミングに同期してラッチ信号ＡＬＡＴＺを生成する。例文帳に追加
A latch signal generating circuit 32 generates a latch signal ALATZ in synchronization with late timing of activation timing of a delayed chip enable signal into which the chip enable signal/CE is delayed and transition timing of a clock signal CLK. - 特許庁
切替信号により信号処理部の１または複数の信号用スイッチが切り替えられたときに、１または複数の信号用スイッチが切り替えられた信号処理部の入力インピーダンスが、急峻でない遷移をするように抑制するための抑制手段を設ける。例文帳に追加
A suppressing means is provided, for performing suppress such that an input impedance of a signal processing unit of the one or more switched switches for signals performs unsteep transition when the one or more switches for signals of the signal processing units are switched by the switching signal. - 特許庁
ＬＯＳ出力部１０２は、エッジ検出部１０１が補正前のＬＯＳ信号におけるエッジを検出したことをトリガーとして上記第１の状態から上記第２の状態へと遷移し、第２の状態に遷移してから所定の時間が経過した時点で第２の状態から第１の状態へと遷移する。例文帳に追加
The LOS output unit 102 transits from the first state to the second state by making it as a trigger that the edge detection unit 101 detects the edge in the LOS signal before correction, and transits from the second state to the first state at the time when a predetermined time passes after the transition to the second state. - 特許庁
コントローラからの施解錠信号により吸引、非吸引状態に遷移したプランジャ１を遷移後の状態に維持可能なラッチングソレノイド２と、前記プランジャ１により施錠位置間を駆動される施錠子３と、衝撃負荷時に揺動してプランジャ１の予め選択された方向への状態遷移を阻止する。例文帳に追加
This lock device comprises a latching solenoid 2 capable of keeping the transited state of a plunger 1 transited to attracted and non- attracted states by a locking/unlocking signal from a controller, a locking element 3 driven between locking positions by the plunger 1, and a counterweight rocked in the action of an impact load to restrict the state transition of the plunger 1 to a preliminarily selected direction. - 特許庁
制御手段(A)は、検知信号によりモード遷移時間（操作入力が行われないで所定時間が経過した時にモード遷移を行う動作のために設定される前記所定時間）記憶手段６，７を選択し、その記憶手段から特定利用者に適した時間を設定してモード遷移の制御を行う。例文帳に追加
The control means (A) selects mode transition time (prescribed time set for an operation for setting mode transition after the lapse of the prescribed time without any operation input) storage means 6 and 7 according to the detection signal, and sets a time suitable for the specific user from the storage means in order to control the mode transition. - 特許庁
ＩｎＧａＡｓやＡｌＡｓＳｂなどの量子井戸構造を形成可能な半導体材料を用い、その量子井戸構造でのサブバンド間遷移によって引き起こされる位相変調効果を有するサブバンド間遷移導波路に、ＴＥ光信号に対する反射構造（Ｒ１）を設けてサブバンド間遷移スイッチ導波路１０を構成する。例文帳に追加
An inter-subband transition switch waveguide 10 is configured by using a semiconductor material such as InGaAs or AlAsSb that can form a quantum well structure and providing a reflective structure (R1) for TE optical signals on an inter-subband transition waveguide having a phase modulation effect generated by inter-subband transition in that quantum well structure. - 特許庁
また、自動時刻設定部２１の自動選局受信モードによる自動時刻設定処理で、時間信号による時刻データの取得に失敗した場合には、マニュアル時刻設定モードに強制的に遷移し、メニュー遷移モードを終了する。例文帳に追加
When failing in acquisition of time data by the time signal in automatic time setting processing in automatic channel selection receiving mode at the automatic time setting section 21, a transition is made forcibly to the manual time setting mode before the menu transition mode is ended. - 特許庁
平均化開始タイミング制御部１０５は、電力遷移タイミング解析部１０６から入力されてくる情報に基づいて、電力遷移タイミング解析部１０６によって特定された最長区間が到来した時に平均化開始タイミング信号を平均化部１０３に入力する。例文帳に追加
An averaging start timing control section 105 gives an averaging start timing signal to an averaging section 103 when a longest interval particularized by an electric power transition timing analysis section 106 comes on the basis of information received from the electric power transition timing analysis section 106. - 特許庁
これにより、スイッチング素子がオフからオンに遷移しようとする時点では、スイッチング周波数を所要以上に制御するための定電圧制御信号は出力されていないことになるから、スイッチング素子は安定してオン状態からオフ状態に遷移することが可能になる。例文帳に追加
In this way, in the point of time when the switching element tends to make a transition of turning from off to on, the constant voltage control signal for controlling the switching frequency more than necessary is not outputted so that the switching element can make transition stably from an on-condition to an off-condition. - 特許庁
記録パターン１５１および１５２が記録された領域は、磁化遷移点ａ２およびｂ２が対応する点Ａ２および点Ｂ２の振幅が大きく、磁化遷移点ａ１およびｂ１が対応する点Ａ１および点Ｂ１の振幅が小さい再生信号波形１６１として再生される。例文帳に追加
The area where the recording patterns 151, 152 are recorded is reproduced as a reproduced signal waveform 161 in which amplitude of a point A2 and a point B2 to which the magnetization points a2, b2 are made to correspond is large and amplitude of a point A1 and a point B1 to which the magnetization points a1, b1 are made to correspond is small. - 特許庁
本発明のレベル変換回路は、低電圧の信号がハイレベルからローレベルに遷移する場合に、第２のＰ型ＭＯＳトランジスタと第２のＮ型ＭＯＳトランジスタとの間の第２の接続点の電圧レベルがローレベルからハイレベルに遷移するのを補助する補助回路を備えている。例文帳に追加
The level conversion circuit comprises a circuit for assisting transition of the voltage level at a second joint between a second P type MOS transistor and a second N type MOS transistor from a low level to a high level when a low voltage signal makes a transition from a high level to a low level. - 特許庁
また、コントロールユニット４は、衝撃検知ユニットより出力される判断要素のオン、オフ状態を示すデータを受信し、このデータの遷移過程を検知し、検知された遷移過程が正しい場合に、乗員拘束具に作動信号を出力する。例文帳に追加
A control unit 4 receives data showing on/off states of the determination elements outputted from the impact detection unit, detects a transition process of the data, and when the detected transition process is right, outputs an operation signal to the occupant's restraint. - 特許庁
第１の状態遷移部は、クロックの立ち上がりに対応して、３ビット信号Ｎ１５４〜Ｎ１５６をデータ１１２の値で決まる方向に遷移し、クロックでホールドして反転した結果を第１のラッチ出力Ｎ１３４〜Ｎ１３６へ出力する。例文帳に追加
A first state transition section shifts 3-bit signals N154 to N156 in a direction depending on a value of data 112 in response to the leading of the clock, and outputs the signal subjected to holding and inversion by using the clock to first latch outputs N134 to N136. - 特許庁
制御部は、表示部に第１コンテンツ（下位階層の情報グループ）の再生画面を表示させるとともに、操作部から再生遷移を示す操作信号が入力されたときに、第１コンテンツの遷移元となり得る第２コンテンツ（上位階層の情報グループ）の再生画面を表示部に表示させる。例文帳に追加
The control section displays the reproduction screen of a first content (information group of a lower level class) on the display section, and also displays on the display section the reproduction screen of a second content (information group of a higher level class), capable of becoming the transition source of the first content. - 特許庁
例えば、Ｓ２：Ｓ０ａの遷移では、子ノードからのSELF_IDパケットの受信が終了した後、上記SELF_IDパケットを受信したポートがアイドル状態にあっても、親ノードに接続されたポートにおけるRX_SELF_ID_GRANTのアービトレーション信号の受信が終了するまでは、初期状態（Ｓ０）に遷移しない。例文帳に追加
For example, in a step S2: S0a, the processing is not shifted to the initial state (S0) until the reception of the arbitration signal of RX-SELF-GRANT at a port connected to the master node is finished even when a port receiving the SELF-ID packet is idle after a port receiving the SELF-ID packet from the slave node is finished. - 特許庁
読み出しデータ遷移検出回路１３は，ＮＯＲゲート１５を備えており，読み出しデータ／ＲＤ１または読み出しデータＲＤ１のいずれかが論理的高レベルのとき，ノードｎ／ＤＴ１に対して，論理的低レベルの遷移検出信号／ＤＴ１−１を出力する。例文帳に追加
The read-out data transition detecting circuit 13 is provided with a NOR gate 15, and outputs a transition detecting signal/DT1-1 of a logical low level to a node n/DT1 when either of the read-out data/RD1 or the read out data RD1 is a logical high level. - 特許庁
コラムアドレスｃｏｌａｄｄの７番地から８番地への遷移に応じて、ナンドゲートＮＤ１およびノアゲートＮＲ１から出力されるキック信号ＫＩＣＫ０およびＫＩＣＫ１がハイレベルへ遷移するため、昇圧系統Ｂ１に加えて、昇圧系統Ｂ０が活性化される。例文帳に追加
Since Kick signals KICK0 to KICK2 output from the NAND gate ND1 and the NOR gate NR1 are transited to a high level in accordance with transition from No.7 to No. 8 of a column address coladd, the boosting system B0 is activated in addition to the boosting system B1. - 特許庁
表示制御回路ＣＮＴは複数の走査線Ｙの全てを一緒に駆動し、この状態で複数の信号線Ｘの電位を共通電極ＣＥの電位に略等しい値に遷移させ、この遷移に要する所定時間の経過を待って電源を遮断するように構成される。例文帳に追加
The display control circuit CNT drives all of the plurality of scan lines Y together, varies potentials of the plurality of signal lines X to almost the same potential of the common electrode CE in this state, and cuts off the power supply a predetermined time needed for the transition later. - 特許庁
次いで、書込みトランジスタ２３が非導通状態から導通状態への遷移時（オフ時）と同時またはそれ以降の時刻ｔ１０で第一補正用走査信号ＡＺ１のオフ電圧Ｖｏｆｆを第２オフ電圧Ｖｏｆｆ２から第１オフ電圧Ｖｏｆｆ１に遷移させる。例文帳に追加
At the time of transition (OFF time) of a writing transistor 23 from an OFF state to an ON state or at time t10 after that, the OFF voltage Voff of the first correction scanning signal AZ1 is changed from the second OFF voltage Voff2 to the first OFF voltage Voff1. - 特許庁
遅延回路１０は、例えばシュミットトリガ回路を用いて構成することができ、入力信号の遷移期間が終了するのを自動的に検知して遷移期間の終了と同時に通常の電源供給状態に戻るようにコントロールする。例文帳に追加
The delay circuit 10 is configured by using e.g. a Schmitt trigger circuit, which automatically detects the end of the input signal transition period and controls the supply of power so as to be restored to the usual power supply state as soon as the transition period is finished. - 特許庁
第２の状態遷移部は、クロックの立ち上がりに対応して、３ビット信号Ｎ１３４〜Ｎ１３６を、データ１１３の値で決まる方向に遷移し、クロックでホールドして反転した結果を第１のラッチ出力Ｎ１５４〜Ｎ１５６へ出力する。例文帳に追加
A second state transition section shifts 3-bit signals N134 to N136 in a direction depending on a value of data 113 in response to the leading of the clock, and outputs the signal subjected to holding and inversion by using the clock to first latch outputs N154 to N156. - 特許庁
そして、車両状態管理システム１０の休眠状態への遷移要件が満たされている場合、無線通信機器１４により位置信号が車両管理センター２に送信され、その後、車両状態通報システム１０が休眠状態に遷移する。例文帳に追加
When a transition requirement of the vehicle state management system 10 to a sleeping state is satisfied, a position signal is transmitted to a vehicle management center 2 by a wireless communication apparatus 14, and thereafter the vehicle state notification system 10 transits to the sleeping state. - 特許庁
また受信回路は、受信した第１の信号の*信号遷移からクロック*信号を抽出するクロック抽出回路と、抽出されたクロック信号を第１の信号から減算することにより第２の信号を生成する減算回路と、抽出されたクロック信号に応じたタイミングにおいて第２の信号**をデータ判定するデータ判定回路とを含む。例文帳に追加
A receiving circuit includes: a clock extraction circuit for extracting a clock signal from a signal transition of a received first signal; a subtraction circuit for generating a second signal by subtracting the extracted clock signal from the first signal; and a data determination circuit for performing data determination of the second signal at a timing corresponding to the extracted clock signal. - 特許庁
該方法は、該データ信号の中の２つの連続する異なる値を有するビットを検出することと、該２つのビット間の該着信データ信号における遷移が、比較的遅いか、あるいは比較的早いかを決定することと、該遷移が、比較的遅い場合、該着信データ信号の該等化を増加させることとを包含する。例文帳に追加
The method includes steps for: detecting bits having two consecutive different values out of the data signal; determining whether transition in the incoming data signal between the two bits is relatively low in speed or relatively high in speed; and increasing the equalization of the incoming data signal when the transition is relatively low in speed. - 特許庁
ラッチした電圧信号Ｖａ，Ｖｂをチャージポンプ回路Ｔ７，Ｔ８，Ｃ１〜Ｃ４で電源電圧を超える電圧に遷移させ、この遷移させた電圧信号を利用して出力段トランジスタＴ９，Ｔ１１を電源電圧までスイッチしてクロックに同期した正極性および負極性のラッチ信号を出力する。例文帳に追加
The shift register changes latched voltage signals Va and Vb to a voltage which exceeds a power supply voltage by charge pump circuits T7, T8, and C1-C4, switches the output stage transistors T9 and T11 to the power supply voltage using the changed voltage signals, and outputs the latch signals of the positive polarity and the negative polarity which are synchronized with a clock. - 特許庁
本発明によれば、電源線２２とトランジスタ４２との間の負荷と、電源線２１とトランジスタ４１との間の負荷の差を縮小されることから、インバータに供給される入力信号がローレベルからハイレベルに遷移する場合の信号伝搬速度と、ハイレベルからローレベルに遷移する場合の信号伝搬速度との差が縮小される。例文帳に追加
According to this invention, since difference between a load between the power supply line 22 and the transistor 42 and a load between the power supply line 21 and the transistor 41 is reduced, difference between signal propagation speed when an input signal to be supplied to the inverter transitions from a low level to a high level and signal propagation speed when the input signal transitions from the high level to the low level is reduced. - 特許庁
制御回路４は、第１、第２の３相インバータ１、２のスイッチング素子をPWM駆動制御するためのＰＷＭ駆動信号を形成するが、π／６離れた２つの相巻線に印加される２つのＰＷＭ駆動信号の一方の状態遷移と他方の逆の状態遷移とがオーバーラップするように、ＰＷＭ駆動信号が形成される。例文帳に追加
A control circuit 4 forms PWM drive signals for the PWM drive control of switching elements of the first and second three-phase inverters 1, 2, but the PWM drive signals are formed in such a manner that one state transition and the other inverse state transition overlap of the two PWM drive signals applied to the two phase windings wound apart by π/6. - 特許庁
例文
アドホック・タイミング信号を第１回路（１１０）から第２回路（１１２）に転送する際に、システム遷移遅延を判定し、アドホック信号のエッジならびに当該エッジに対応するフレームおよびタイムスロットを検出し、システム遷移遅延ならびにエッジに対応するフレームおよびタイムスロットに基づいてアドホック・タイミング信号を再生する。例文帳に追加
A system transition delay is judged when the ad hoc timing signal is transferred from a first circuit (110) to a second circuit (112), an edge of the ad hoc signal and a frame corresponding to the edge are detected, and the ad hoc timing signal is reproduced based on the system transition delay, the frame corresponding to the edge, and the time slot. - 特許庁