weblio英語例文検索 (original) (raw)
counter testの部分一致の例文一覧と使い方
該当件数 : 94件
例文
COUNTER TEST DEVICE AND COUNTER TEST METHOD FOR INFORMATION COLLECTION/DISTRIBUTION DEVICE例文帳に追加
情報集配信装置の対向試験装置および対向試験方法 - 特許庁
TIME COUNTER WITH ADDITIONAL FUNCTION AND ITS TEST METHOD例文帳に追加
付加機能付きタイマカウンタおよびそのテスト方法 - 特許庁
The clock for test is output to a frequency counter.例文帳に追加
試験用クロックを周波数カウンタに出力する。 - 特許庁
COUNTER TEST CIRCUIT AND METHOD, AND SEMICONDUCTOR DEVICE例文帳に追加
カウンタテスト回路及び方法並びに半導体デバイス - 特許庁
例文
A program counter 108 for test stores the address of the memory 117.例文帳に追加
テスト用プログラムカウンタ108は、メモリ117のアドレスを格納する。 - 特許庁
例文
To provide testing device, test method and integrated circuit for testing a circuit having a counter, in a short time.例文帳に追加
カウンタを有する回路のテストを短時間で行うこと。 - 特許庁
To provide a time counter with additional functions and its test method, which easily test both a time counter part and an additional function part in a short time.例文帳に追加
タイマカウンタ部および付加機能部の両方のテストが容易で且つ短時間にできる付加機能付きタイマカウンタとテスト方法を提供する。 - 特許庁
To shorten a test pattern (test time) by controlling an address counter and controlling an address in a test mode.例文帳に追加
この発明は、テストモードにおいてアドレスカウンタを制御し、アドレスをコントロールすることにより、テストパターン（テスト時間）を短縮することを目的とする。 - 特許庁
To normally perform a refresh counter test with a simple circuit constitution and wirings.例文帳に追加
簡単な回路構成及び配線でリフレッシュ・カウンタ・テストを正常に実行する。 - 特許庁
例文
The test clock pulses can be counted to determine the state of the digital counter.例文帳に追加
該テストクロックパルスをカウントしてディジタルカウンタの状態を判定することができる。 - 特許庁
例文
A program counter switching part 109 is controlled so that an address value of the program counter 101 is selected when the address of the memory 117 is detected in the program counter 101 and an address value of the program counter 108 for test when the address of the external memory is detected in a test mode.例文帳に追加
プログラムカウンタ切替部109は、テストモード時に、プログラムカウンタ101にメモリ117のアドレスを検出したとき、プログラムカウンタ101のアドレス値を選択し、プログラムカウンタ101に外部メモリのアドレスを検出したとき、テスト用プログラムカウンタ108のアドレス値を選択するよう制御する。 - 特許庁
The address counter 15a stops count-up operation by a test signal TEST, the parallel/serial converting circuit 23 synchronizes with a clock signal FADCK for test and outputs an address for read-out generated by the address counter 15a to the outside by the test signal TEST.例文帳に追加
アドレスカウンタ１５ａはテスト信号ＴＥＳＴによりカウントアップ動作を停止し、パラレル／シリアル変換回路２３はテスト信号ＴＥＳＴにより、アドレスカウンタ１５ａにより生成された読み出し用アドレスをテスト用クロック信号ＦＡＤＣＫに同期して外部に出力する。 - 特許庁
A CPU 14 calculates the wavelength of the light under test based on the counted value by the counter 8.例文帳に追加
ＣＰＵ１４は、カウンタ８の計数値に基づいて被測定光の波長を算出する。 - 特許庁
An initial count value (111) is reloaded to the counter at the time of finish of one test step and at the time of preparation of the next test step.例文帳に追加
カウンタには、１つのテスト段階の終了時及び次のテスト段階の準備の際に、初期カウント値(111)がリロードされる。 - 特許庁
Or, the specific agent is added to the water for determining the presence or absence of corrosiveness by using the test electrode made of copper or a copper alloy, the counter electrode, the reference electrode, and the constant-current supply before the current value between the test and counter electrodes when a constant voltage is applied between the test and counter electrodes is measured.例文帳に追加
あるいは、銅または銅合金からなる試験極、対極、基準電極と定電流電源を用い、腐食性の有無を判定する水に特定の薬剤を添加したのち、試験極／対極の間に定電圧を印加したときの試験極／対極間の電流値を計測する。 - 特許庁
In this counter test circuit for testing counters 3, 4 constituted by connecting two four-bit counters longitudinally, a load pulse generating part 2 generates a load pulse of the counters 3, 4 from a test mode signal for showing a test mode of the counters and a counter load pulse test input signal inputted from an external terminal.例文帳に追加
４ビットのカウンタを２個縦列接続して構成したカウンタ３，４をテストするカウンタテスト回路で、ロードパルス生成部２は、カウンタのテストモードを示すテストモード信号と外部端子により入力されるカウンタロードパルステスト入力信号とからカウンタ３，４のロードパルスを生成する。 - 特許庁
A distance between the upper and lower holders is adjusted so that the counter value of the height counter 38 equals to an initial height of a springy test piece TP to set the test piece TP between the upper and lower holders 21 and 22.例文帳に追加
ばね高さカウンタ３８のカウンタ値がばね供試体ＴＰの初期高さとなるように上下保持具間の距離を調節し、上保持具２１と下保持具２２間にばね供試体ＴＰをセットする。 - 特許庁
The read circuit 110 allows an external device (e.g. a memory tester) to supply test clock pulses to an input of the digital counter during the test mode.例文帳に追加
該読み出し回路110は、テストモード中に外部装置（例えばメモリテスタ）がディジタルカウンタの入力にテストクロックパルスを供給することを可能にする。 - 特許庁
The X address buffer 2A outputs counter signals being origin for generating internal X address signals XA0-XA11 corresponding to the case of a refresh-test of memory cells and redundant memory cells switching an address counter signal outputted by a CBR refresh-counter 4 and a redundant counter signal outputted by redundant CBR refresh-counter 14.例文帳に追加
Xアドレスバッファ2Aは、内部Xアドレス信号XA0〜XA11を生成する元となるカウンタ信号を、メモリセルと冗長メモリセルとのリフレッシュテストの場合に対応して、CBRリフレッシュカウンタ4の出力するアドレスカウンタ信号と、冗長CBRリフレッシュカウンタ14の出力する冗長カウンタ信号とを切り替えて出力する。 - 特許庁
At this time, the PLL counter copy uses a resistor incorporated into a test route including test facilitating means for testing the LSI by a scan path method.例文帳に追加
このとき、ＰＬＬカウンタコピーは、ＬＳＩをスキャンパス法により試験するための試験容易化手段を含む試験経路に組み込まれたレジスタを用いる。 - 特許庁
The wireless base station device 1 receives it, a BER counter 7 obtains BER measurement data of the test code, and a test item identification code decoder 7a decodes the test item identification code.例文帳に追加
無線基地局装置１では、これが受信され、ＢＥＲカウンタ７でテスト符号のＢＥＲ測定データが得られ、テスト項目識別符号復号器７ａでテスト項目識別符号が復号される。 - 特許庁
When "equal (=)" is selected by the subject in a cross cylinder test, 1 is added to a counter (=) for counting the number of times of selecting (=), and it is checked whether the counted value in the counter (=) is 2 or not.例文帳に追加
クロスシリンダテストにおいて「同じ（＝）」が選択されると、（＝）が選択された回数をカウントするカウンター（＝）に１を付加し、カウンター（＝）のカウント値が２であるか否かチェックする。 - 特許庁
Upon clearance of the counter value of the register 6-1 before reading test data, the magnetic disk device 1 reads test data written in a signal quality measuring area a predetermined number of times, and obtains each counter value which is obtained by counting correction of viterbi decoding from the register 6-1 after completing read of test data.例文帳に追加
そして、磁気ディスク装置１は、テストデータ読み出し前にレジスタ６−１のカウンタ値をクリアした上で、信号品質測定エリアへ書き込んだテストデータを所定回数読み出し、テストデータの読み出し終了後、ビタビ復号処理の訂正回数であるカウンタ値をレジスタ６−１からそれぞれ取得する。 - 特許庁
To record data in a recordable counter area to indicate that recording is conducted in the test area of a trial writing area.例文帳に追加
試し書き領域のテスト領域に記録されたことを示すために記録されるカウント領域にデータを記録する。 - 特許庁
To count up a counter, without having to input clocks as many as the expected count number, and greatly reduce the test pattern length.例文帳に追加
期待したカウント数分のクロックを入力すること無くカウンタをカウントアップでき、テストパターン長を大幅に削減する。 - 特許庁
For that purpose, a test signal generator 6, a counter 7, a frequency detector 8, an up/down counter 9, an adder 13, an averaging unit 14, and a digital/analog converter (DAC) 3 are provided.例文帳に追加
そのため、テスト信号発生器６と、カウンタ７と、周波数検出器８と、アップダウンカウンタ９と、加算器１３と、平均化器１４と、デジタル・アナログコンバータ(ＤＡＣ)３とを設ける。 - 特許庁
In a counter test (temporal characteristic test) of a relay using the test devices 1_M and 1_S, the concurrent fault input is transmitted from the trigger IN to the main protection device 2 and the terminal device 3 via the optical fiber cable 4 as a transmission system.例文帳に追加
試験装置１_M、１_Sを用いてリレーの対向試験（時間特性試験）を行なう場合、トリガＩＮから同時故障入力を、伝送系の光ファイバーケーブル４を介して主保護装置２と端末装置３に送信する。 - 特許庁
To provide a counter and counting system, capable of grasping deterioration of connectors for a test object and a cable, and preventing beforehand the occurrence of trouble that results from the deterioration.例文帳に追加
被検査対象とケーブルのコネクタの劣化を把握し、その劣化による不具合発生を未然に防止できるようにする。 - 特許庁
To provide an adjustment device capable of carrying out balance adjustment of a counter weight without using a test weight.例文帳に追加
テストウェイトを使用せずにカウンターウェイトのバランス調整を行うことのできる調整装置を提供することを目的とする。 - 特許庁
The test is started by a test start time counter 4 measuring the text start time, and a host I/O check part 5 confirms that a disk array control part 9 is not executing an I/O instruction from a host computer I, and thereafter, a data test part 6 executes the data read test.例文帳に追加
テスト開始時間を計測するテスト開始時間カウンタ４によりテスト開始が起動され、ホストＩ／Ｏチェック部５がディスクアレイ制御部９がホストコンピュータ１からのＩ／Ｏ命令を実行中でないことを確認した後に、データテスト部６がデータの読み出しテストを実行する。 - 特許庁
To provide an inverter apparatus, in which the deliberation of an effective measure to counter noise and the grasp of a measure to counter noise can be made without executing an EMC test and a simple and reliably effective measure to counter noise can be taken, and a method of measuring the noise.例文帳に追加
ＥＭＣ試験を実施することなく、有効なノイズ対策の検討やノイズ対策の把握を行うことができ、簡便且つ確実に有効なノイズ対策を講じることができるインバータ装置及びそのノイズ測定方法を提供する。 - 特許庁
This generation circuit has a VCID(VCD ID) storing part (11), a VCDU(Virtual Channel Data Unit) counter part (12) an APID(Applied Process ID) storing part (13), a sequence counter part (14) and a data buffer where test data are written independently and guarantees the continuity of counters.例文帳に追加
ＶＣＩＤ格納部（１１）、ＶＣＤＵカウンタ部（１２）、ＡＰＩＤ格納部（１３）、及びシーケンスカウンタ部（１４）と、試験データを書き込むデータバッファとを独立に持ち、カウンタの連続性を保証する。 - 特許庁
Thus, the user data are sent/received between the service terminals 60-80 and a wireless base station 50 to conduct a counter test of the service.例文帳に追加
これにより、サービス端末６０〜８０と無線基地局５０との間でユーザデータを送受信して当該サービスの対向試験を行う。 - 特許庁
To provide a liquid crystal panel in which occurrence of counter potential deviation is prevented in a lighting test so as to shorten time for inspection.例文帳に追加
点灯検査の際に対向ずれが発生することを防止し、検査時間を短縮することができる液晶パネルを提供する。 - 特許庁
This management table 35 compares a bad block allowable total number optionally set to a bad block allowable total number value setting register with the total number of the bad blocks of the test which a bad block total number counter counts, and when a counter value reaches the allowable limit, a flag of upper limit of the bad blocks is set and the test failure is determined.例文帳に追加
この管理テーブル３５は、バッドブロック総数許容値設定レジスタに任意に設定されたバッドブロック総数の許容値とバッドブロック総数カウンタによりカウントされるテストのバッドブロックの総数とを比較し、カウンタ値が許容値に達した際にバッドブロック数上限フラグを立てテストフェイルとする。 - 特許庁
When it is confirmed with the frequency counter that a difference between the frequency of the clock for test and a target frequency is within a predetermined range, an in-test level when the clock for test is generated by the VCXO is stored as a reference level in the memory, and the frequency of the clock for test is stored as a reference frequency.例文帳に追加
試験用クロックの周波数と目標周波数との差が所定の範囲内であることが周波数カウンタによって確認できたら、メモリに、この試験用クロックがＶＣＸＯによって発生された際の試験時レベルを基準レベルとして記憶させ、この試験用クロックの周波数を基準周波数として記憶させる。 - 特許庁
The self-test section is provided with an address counter (35) that corresponds to a plurality of addressings in which updating methods of the X address, the Y address and the bank address are made different.例文帳に追加
セルフテスト部は、Ｘアドレス、Ｙアドレス及びバンクアドレスの更新の仕方の異なる複数のアドレシングに対応したアドレスカウンタ（３５）を有する。 - 特許庁
This memory is provided with a self-oscillation counter test circuit 5 in which an oscillation clock SFCI used for a refresh address counter circuit 2 is counted up and the counted result is outputted to an external terminal for monitoring through an interface circuit 3.例文帳に追加
リフレッシュアドレスカウンタ回路２で用いられる発振クロックＳＦＣＩをカウントアップし、インターフェース回路３を介してモニタ用外部端子にカウント結果を出力するセルフ発振カウンタテスト回路５を設ける。 - 特許庁
A plurality of different test condition data A-N are successively outputted from a test controller 1, the output number of the test condition data is counted by a counter circuit 3, and the data writing clock outputted from the test controller 1 according to the counted value is distributed by a clock distributing circuit 4 to write corresponding test condition data in analog and digital characteristic measuring circuits 61-6n, respectively.例文帳に追加
テストコントローラ１から順次複数の異なる試験条件データ「Ａ」〜「Ｎ」を出力し、カウンタ回路３にて試験条件データの出力数を計数し、その計数値に応じてテストコントローラ１から出力されるデータ書込クロックをクロック分配回路４によって分配して、各アナログ・ディジタル特性測定回路６１〜６ｎに夫々対応する試験条件データを書き込ませる。 - 特許庁
A counter 7 meters the number of irradiation times of electron beam in a sub-field output by the disassembling part 3, and the result is output to a test piece speed computation part 17.例文帳に追加
分解部３が出力したサブフィールド内の電子ビームの照射回数をカウンタ７で計数し試料台速度演算部１７に出力する。 - 特許庁
A terminal, which changes over a local station test change-over switch 43TL to 'self-terminal', changes over the transmission reception signals of a self-terminal and a counter electrode to 'out of operation'.例文帳に追加
自局試験切換え用スイッチ４３ＴＬを「自端」に切換えている端子は、自端及び対向端子の送受信信号を「休止」に切換える。 - 特許庁
The delay amount of the exposure timing in the counter 16 is set based on the deviation in the subscanning direction of each pixel in the case of exposing a test image.例文帳に追加
このカウンタ１６における露光タイミングの遅延量は、テスト画像を露光した際の各画素の副走査方向のずれ量に基づいて設定される。 - 特許庁
When testing the braking force, the transmission is shifted to a range N, and the right and the left rear wheels are rotated by a test device, and the electric parking brake is operated by the operating force of the test time with operation of the PKB switch, and the braking force is detected based on the counter torque to be applied to the electric motor of the test device (S13).例文帳に追加
制動力テスト時にはトランスミッションをＮレンジとし、テスト装置により左右後輪を回転させ、ＰＫＢスイッチの操作により電動パーキングブレーキをテスト時作動力で作用させ、テスト装置の電動モータが受ける反トルクに基づいて制動力を検出する（Ｓ１３）。 - 特許庁
The test start control circuit 28a of the delay control circuit 14a outputs a second start signal Ss2 of an H level to a second chip C2 when the first count value Dc1 of a counter circuit 25a becomes equal to a test start value Ds.例文帳に追加
遅延制御回路１４ａの試験開始制御回路２８ａは、カウンタ回路２５ａの第１カウント値Ｄｃ１と試験開始値Ｄｓとが等しくなると、Ｈレベルの第２開始信号Ｓｓ２を第２チップＣ２に出力する。 - 特許庁
The semiconductor device has a comparator 4 comparing the output of the data input latch and the output of the data output latch with each other, a read/write control counter 5 generating read write mode switching signals by dividing a clock frequency, a means 14 reversing the data of the data input latch, and a means 8 making a refresh address counter serve also as the address generating counter of the test circuit.例文帳に追加
データ入力ラッチの出力とデータ出力ラッチの出力を比較するコンパレータ４と、クロックを分周してリードライトモード切替信号を発生させるリード／ライトコントロールカウンタ５と、データ入力ラッチのデータを反転する手段１４と、リフレッシュアドレスカウンタをテスト回路のアドレス発生と兼用する手段８とを持つ。 - 特許庁
The time counter 1 which has additional functions such as a compare function and has a multiple bit length is so constituted that a compare register part 3 constituting the additional functions and a time counter part 2 may be operated as counters of the same number of bits at the time of test.例文帳に追加
コンペア機能等の付加機能を有する複数ビット長のタイマカウンタ１は、テスト時には付加機能を構成するコンペアレジスタ部３をタイマカウンタ部２と同一ビット数のカウンタとして動作させることができるように構成されている。 - 特許庁
In an initialization, after reading out the initial valueϕ(1) of an ignition angle for test energizing, the number NA of cycles, a standard current value IG, etc., from a memory, they are set in a prescribed register or a counter.例文帳に追加
初期化で、テスト通電用の点弧角初期値φ(1)、サイクル数ＮA、基準電流値ＩG等をメモリより読み出して所定のレジスタまたはカウンタにセットする（ステップＡ1）。 - 特許庁
The memory test device 1 includes: a fail memory FM which stores fail information; and a line fail counter CM which counts the number of fails for each line by using the fail information.例文帳に追加
メモリ試験装置１は、フェイル情報を記憶するフェイルメモリＦＭと、フェイル情報を用いてライン毎のフェイル数を計数するラインフェイル計数装置ＣＭとを備える。 - 特許庁
The plural memory means stores a count value by the counter means together with the history information in a test when the determination means determines the measured semiconductor as a defective.例文帳に追加
複数のメモリ手段は、判定手段が被測定半導体を不良と判定したときに、カウンタ手段のカウント値とそのときの試験の履歴情報とを一緒に記憶する。 - 特許庁
例文
On the other hand, on the basis of the counting start command, a counter 9 counts the number of rotation pulses generated by the rotation of a test piece 1, and on the basis of the counted value an angle-of-rotation position computing unit 10 finds the present angle position of the test piece 1.例文帳に追加
一方、計数開始指令に基づき、計数装置９は供試体１の回転に基づく回転パルス数を計数し、その計数値に基づいて回転角度位置演算装置１０は供試体１の現在角度位置Ｐ２を求める。 - 特許庁