weblio英語例文検索 (original) (raw)
scale logicの部分一致の例文一覧と使い方
該当件数 : 100件
例文
LARGE-SCALE SINGLE FLUX QUANTUM LOGIC CIRCUIT例文帳に追加
大規模単一磁束量子論理回路 - 特許庁
To enable a logic circuit to be configured on a smaller scale.例文帳に追加
より小さな規模で論理回路が構成できるようにする。 - 特許庁
At that time, the logic verification device determines an operation frequency of the large-scale logic based on a signal transfer time on the physical line.例文帳に追加
このとき、物理線上の信号転送時間をもとに、大規模論理の動作周波数を決める。 - 特許庁
To provide a programmable logic circuit at a low cost with high area efficiency whereby a large-scale logic circuit can be obtained at high speed.例文帳に追加
高い面積効率を有し、大規模な論理回路を高速に実現可能とすること。 - 特許庁
例文
This large-scale single flux quantum logic circuit 1 has a circuit scale wherein the number of Josephson junctions exceeds, for example, 10,000 as a large-scale single flux quantum logic circuit wherein a single flux quantum (SFQ) is an information carrier.例文帳に追加
また、大規模単一磁束量子論理回路において、磁気シールドや差動電流供給によっても解決されない外部磁場の影響を低減する。 - 特許庁
例文
To provide a programmable logic circuit at a low cost having a high area efficiency and realizing a high speed large scale logic circuit.例文帳に追加
高い面積効率を有し、大規模な論理回路を高速に実現可能である低価格のプログラマブル論理回路を提供すること。 - 特許庁
A logic simulator 3 performs logic simulation by using an input pattern and an LSI (Large-Scale Integration) logical circuit diagram.例文帳に追加
論理シミュレータ３は、入力パターンおよびＬＳＩ論理回路図を用いて論理シミュレーションを行なう。 - 特許庁
To provide an efficient logic design system capable of being applied to design of a large-scale logic circuit.例文帳に追加
大規模な論理回路の設計にも適用することができ、かつ効率的な論理設計システムを提供する。 - 特許庁
To perform the automatic synthesis of a logic circuit optimizing a computing element and thereby reducing a circuit scale in the high order synthesis of the logic circuit.例文帳に追加
論理回路の高位合成において、演算器を最適化して回路規模を削減した論理回路の自動合成を実現する。 - 特許庁
例文
To increase the number of request issues from a plurality of bus masters without increasing a logic scale.例文帳に追加
論理規模を増大させることなく、複数のバスマスタからのリクエスト発行数を増加させる。 - 特許庁
例文
To increase the number of bits in a pseudo-random number string without increasing a logic scale.例文帳に追加
擬似乱数列のビット数を、ロジック規模を増大させることなく増加させること。 - 特許庁
To provide a data selector capable of realizing a data selecting function by a hardware with much smaller logic scale and circuit scale.例文帳に追加
ハードウェアによるデータ選別機能を、より小さい論理規模、回路規模で実現可能としたデータ選別装置を提供すること。 - 特許庁
To provide a logic verification device allowing correct logic operation even if data of transfer cycle delay are present between FPGAs (Field Programmable Gate Arrays) when mounting large-scale logic in the plurality of FPGAs and performing verification at high speed.例文帳に追加
大規模な論理を複数のＦＰＧＡに搭載して、高速に検証をおこなう場合において、ＦＰＧＡ間に転送サイクル遅れのデータが存在しても、正しい論理動作を実現できる論理検証装置を提供する。 - 特許庁
Since the FU's are capable of installing a large-scale logic function such as a multi-input truth table and a sum of product calculating unit, an elementary unit handling the logic design becomes large, which can shorten a logic design period.例文帳に追加
ＦＵとしては、多入力真理値表、積和演算器などの大規模な論理機能を搭載可能なので、論理設計を取り扱う基本単位が大きくなり、論理設計期間をいっそう短縮することができる。 - 特許庁
Time division transfer sets a data signal or the like wherein a clock signal or a reset signal is excluded from a target of the time division transfer as a transfer target, and the logic verification device operates a clock of the large-scale logic when the time division transfer ends, and reflects transferred data in a register of the large-scale logic.例文帳に追加
時分割転送は、クロック信号やリセット信号を時分割転送の対象から除外した、データ信号等を転送対象とし、時分割転送が終了した時に大規模論理のクロックを動作させ、転送したデータを本来の大規模論理のレジスタに反映させる。 - 特許庁
To provide a logic synthetic method and a logic synthesizer which can reduce time and effort for analysis of a correction part and examination of contents of correction and facilitate further the correction of logic of a module even if large scale correction is needed at the time of logic design of a semiconductor integrated circuit.例文帳に追加
半導体集積回路の論理設計時に大規模修正が必要になった場合でも、修正箇所の解析や修正内容の検討の手間を削減し、モジュールの論理修正をより容易化することができる論理合成方法および論理合成装置を提供する。 - 特許庁
To provide a development tool for a large scale integrated circuit for executing architecture examination, logic design/verification, logic synthesis, and implement design concurrently and a development tool for the large scale integrated circuit for executing the development method for the large scale integrated circuit, with respect to the development method and development tool for the large scale integrated circuit.例文帳に追加
大規模集積回路の開発方法及び開発ツールに関し、アーキテクチャ検討、論理設計・検証、論理合成、インプリメント設計をコンカレントに行なう大規模集積回路の開発方法及び該大規模集積回路の開発方法を実施するための大規模集積回路の開発ツールを提供する。 - 特許庁
Thus the logic circuit LC used in the normal operation is used for the zapping control, to contribute to the circuit scale reduction.例文帳に追加
このように、通常動作に用いる論理回路ＬＣをザッピング制御に用いることで、回路規模の縮小に寄与する。 - 特許庁
To design a logic circuit small in the scale and less in the power consumption by using the least number of transistors and a given logical expression.例文帳に追加
与えられた論理式から、最小のトランジスタ数で回路を実現することにより、回路規模が小さく、低消費電力の回路を設計する。 - 特許庁
To test a multistage tristate control logic formed by connecting tristate logics in a serial direction simply and by a small-scale circuit.例文帳に追加
トライステートを直列方向に接続した多段のトライステート制御論理のテストを簡便かつ小規模回路で実現する。 - 特許庁
To calculate the expectation of a logic circuit to tending to be a large scale and multi-layer wiring circuit at a function level for a short time, and estimate a failure point.例文帳に追加
大規模化、多層配線化する論理回路に対して、機能レベルで、短時間に、期待値を算出し、また故障個所を推定する。 - 特許庁
Also, a driving signal generating circuit 11 is constituted of a simple logic circuit in which all the driving signals are not generated, and the circuit scale can be made small.例文帳に追加
また、駆動信号生成回路１１は、全ての駆動信号を生成せず、簡易な論理回路で構成されており、回路規模を小規模化できる。 - 特許庁
To enable composition of parallel signal processing logic on a minimum scale without causing any complicated design work.例文帳に追加
設計作業の煩雑化を招くことなく必要最小限の規模で並列信号処理論理を構成することを可能とする。 - 特許庁
To decrease the scale of a microcomputer for testing a memory part and a logic part, and to eliminate the wasted time of the test to shorten a test time.例文帳に追加
メモリ部及びロジック部をテスト可能なマイコンを小規模化し、かつテストにおける無駄な時間を解消し、テスト時間を短縮する。 - 特許庁
To provide a method which does not use a large-scale circuit but uses a simple logic circuit to eliminate a penalty at the execution of a branch instruction.例文帳に追加
大規模な回路を使用せず、簡単な論理回路で分岐命令実行時のペナルティを無くす手法を提供することを課題とする。 - 特許庁
To provide a superconducting logic integrated circuit which can materialize large-scale circuit constitution, without having to adjust the parameters of individual superconducting circuit blocks.例文帳に追加
個々の超伝導回路ブロックのパラメータを調整することなく大規模な回路構成を実現できる超伝導論理集積回路を提供する。 - 特許庁
To provide a high level synthesizer for suppressing the increase in a circuit scale, and designing a logic circuit with an effect of reducing power consumption.例文帳に追加
回路規模の増大を抑え、かつ消費電力低減効果が大きい論理回路を設計できる高位合成装置を提供する。 - 特許庁
To improve soft error resistance in a system LSI with a system-on-chip form carrying a large-scale logic circuit and a memory.例文帳に追加
大規模論理回路とメモリを搭載したシステムオンチップ形態の所謂システムＬＳＩにおけるソフトエラー耐性を向上させる。 - 特許庁
To reduce the setting load on a network equipment setter and to improve the abstract degree of expanding the scale of a network or configuring a closed logic area network.例文帳に追加
ネットワーク機器設定者に対する設定の負担を軽減し、ネットワークの大規模化や論理閉域網の構成条件の抽象度を高める。 - 特許庁
To provide a pseudo target signal generator attainable with small-scale hardware configuration using a control circuit of a PLD (programmable logic device), and a DDS(direct digital synthesizer).例文帳に追加
ＰＬＤの制御回路およびＤＤＳを用いた小規模なハードウェア構成で実現できる擬似目標信号発生装置を得る。 - 特許庁
To reduce logic scale for generating a burst address and preventing malfunction in a memory provided with a rate-write function and having a DDR(Double Data Rate) mode.例文帳に追加
レイトライト機能を備えＤＤＲモードを有するメモリにおけるバーストアドレスの生成や誤動作防止のための論理規模を縮小する。 - 特許庁
To test LSIs to be inspected of a large-scale circuit constitution at low costs by utilizing a conventional logic LSI tester.例文帳に追加
大規模な回路構成の被検査ＬＳＩを、従来のロジックＬＳＩテスタを活用して、低コストで検査する。 - 特許庁
To attain a logic signal measuring device which attains high-resolution time measurement of a repetitive logic input signal by a relatively inexpensive and small-scale circuit and also easily obtains high resolution even in the case of measuring a plurality of logic input signals.例文帳に追加
繰り返しロジック入力信号の高分解能時間測定を、比較的安価で小規模な回路で実現するとともに、複数のロジック入力信号の測定を行う場合にも高分解能が得やすいロジック信号測定装置を実現すること。 - 特許庁
To prevent the occurrence of an error in logic re-synthesis work, by shortening logic re-synthesis time, in a change and a correction in a function/logic design phase of an LSI becoming enormous in a hierarchical structure in a net list due to an increase in a scale and a speed.例文帳に追加
大規模化高速化が進みネットリストでの階層構造が膨大となるＬＳＩの、機能・論理設計フェーズでの変更修正において、再論理合成の時間を短くし、かつ、再論理合成作業での誤りの発生を防ぐ。 - 特許庁
To shorten a time required for logic re-synthesis and to prevent occurrence of an error during logic re-synthesis operation when a change and a correction in a function/logic design phase are carried out on an LSI with an enormous hierarchy structure in a net list due to increase in scale and speed.例文帳に追加
大規模化高速化が進みネットリストでの階層構造が膨大となるＬＳＩの、機能・論理設計フェーズでの変更修正において、再論理合成の時間を短くし、かつ、再論理合成作業での誤りの発生を防ぐ。 - 特許庁
To provide a layout method for a large-scale circuit that obtains the most adequate layout considering timing and wiring congestion degree of a logic device to be designed, when an LSI logic device is designed.例文帳に追加
ＬＳＩ論理デバイスの設計に際し、設計対象となる論理デバイスのタイミングおよび配線混雑度を考慮に入れた最適なレイアウトを得る大規模回路のレイアウト方法を提供する。 - 特許庁
To simultaneously test the memory LSI and logic LSI, while limiting the scale of an additional test circuit to absolute minimum for the semiconductor device mounted, within the same package with the memory LSI and the logic LSI.例文帳に追加
メモリＬＳＩとロジックＬＳＩとを同一のパッケージ内に搭載した半導体装置において、追加するテスト回路の規模を最小限に抑えつつ、メモリＬＳＩとロジックＬＳＩとを同時にテストすること。 - 特許庁
To provide a semiconductor integrated circuit for element evaluation which has a large scale gate chain composed of logic gates of invertors and the like, and easily identifies a logic gate causing failure in the gate chain.例文帳に追加
インバータ等の論理ゲートからなる大規模なゲートチェーンを有し、そのゲートチェーンにおいて不良の原因となっている論理ゲートを特定することが容易な素子評価用半導体集積回路を提供する。 - 特許庁
To reduce logic corresponding to the purpose of verification at a high speed in the logic verification of a large scale circuit.例文帳に追加
大規模回路の論理検証において、検証目的に応じた論理の削減を行い、高速な論理回路削減装置ならびに論理シミュレーション方法および装置を提供する。 - 特許庁
The large-scale single flux quantum logic circuit is equipped with a plurality of circuit blocks having a plurality of logic circuits using single flux quantums (SFQ) and resistance connection is established only between these circuit blocks.例文帳に追加
単一磁束量子（ＳＦＱ）を用いた論理回路を複数有する回路ブロックを複数備えた構成とし、これら回路ブロック間のみを抵抗接続する。 - 特許庁
To satisfy both of versatility and reduction of a logic scale and a cost of a semiconductor device tester, by configuring a pin electronics logic of the tester so as to correspond to a semiconductor device to be tested.例文帳に追加
半導体装置テスタのピンエレクトロニクス論理を被試験半導体装置に合わせ構成することで、テスタの論理規模や費用の低減と汎用性を両立する。 - 特許庁
To provide a large scale network monitoring method dynamically changing a monitoring configuration for logic lines, based on information independent of a physical network configuration, and performing state monitoring for all logic circuits.例文帳に追加
物理ネットワーク構成に依存しない情報を元に論理回線の監視構成をダイナミックに変更を可能とし、全論理回路の状態監視を可能にする大規模ネットワーク監視方法を提供する。 - 特許庁
To apply an OPC to a large scale logic circuit by reducing a DA treating time in the case of OPC treating a random pattern such as the logic circuit or the like.例文帳に追加
ロジック回路等のランダムパターンに対し、ＯＰＣ処理を行う場合のＤＡ処理時間を減らし、ＯＰＣの大規模ロジック回路への適用を可能にする。 - 特許庁
To provide an ideal logic verification system which is applied to the large scale logic of data communication equipment, etc., and by which the number of prepared test data strings is reduced and the result can be easily verified.例文帳に追加
テストデータ列の作成数を削減すると共に、結果の検証を容易に行うことのできるデータ通信装置等の大規模論理に適用して好適な論理検証方式。 - 特許庁
To provide a logic circuit synthesizing device for reducing the number of nodes of a BDD, and for reducing the scale of a logic circuit to be synthesized by the BDD.例文帳に追加
ＢＤＤのノード数を削減することが可能であり、ＢＤＤから合成される論理回路の規模を縮小することが可能な論理回路合成装置を提供すること。 - 特許庁
In the logical equivalence verification of the corrected HDL and the gate level logic circuit, the automatic generation of the hierarchy including the identified differential part can implement logic synthesis in circuit scale units smaller than existing logic synthesis implementation units to shorten the execution time and the like of logic resynthesis.例文帳に追加
修正されたＨＤＬとゲートレベル論理回路との論理等価検証において、特定した差分箇所を包含する階層を自動生成することで、既存の論理合成実施単位に比べて回路規模の小さな単位で論理合成を実施することができ、再論理合成の実行時間等を短縮することができる。 - 特許庁
In one input logic operation circuit (inverter), 2-input NAND logic operation circuit and 2-input NOR-type logic operation circuit, which constitute an internal logic operation circuit for a large-scale integrated circuit (LSI), the substrate of NMOSFETQn1 is connected to a substrate bias voltage Vrefn and the substrate of PMOSFETQp1, is connected to a substrate bias voltage Vrefp respectively.例文帳に追加
ＬＳＩの内部ロジック回路を構成する１入力論理回路（インバータ）、２入力ＮＡＮＤ型論理回路、２入力ＮＯＲ型論理回路においては、それぞれ、ＮＭＯＳＦＥＴＱｎ１の基板は基板バイアス電圧Ｖｒｅｆｎに、ＰＭＯＳＦＥＴＱｐ１の基板は基板バイアス電圧Ｖｒｅｆｐに接続される。 - 特許庁
To provide a circuit designing method capable of appropriately optimizing an entire circuit at a high speed through logic synthesis by efficiently changing or correcting even a complicated circuit in a large scale in a short time while unnecessitating the change of logic circuit description or net list.例文帳に追加
論理回路記述やネットリストの変更が不要で、大規模で複雑な回路においても回路変更や修正を短時間で効率よく行い、回路全体の高速最適化を論理合成により適切に行うことができる回路設計方法を提供する。 - 特許庁
To provide an inspection method of an integrated circuit capable of surely testing a logic circuit in a short test time with a simple structure by applying it particularly to an integrated circuit of a large-scale logic circuit, in relation to a scan path circuit, an integrated circuit and an inspection method of an integrated circuit.例文帳に追加
本発明は、スキャンパス回路、集積回路及び集積回路の検査方法に関し、特に大規模論理回路の集積回路に適用して、簡易な構成により短いテスト時間で論理回路を確実にテストすることができるようにする。 - 特許庁
例文
The circuit scale of the logic circuit 2 is reduced thereby, and the number of input signals to a semiconductor device 1 is thereby reduced in the burn-in test, to allow the burn-in tests for both the logic circuit 2 and the DRAM 3 to be carried out concurrently.例文帳に追加
従って、ロジック回路２の回路規模が縮小されるとともに、バーンイン試験時における半導体装置１に対する入力信号の数が減少して、ロジック回路２とＤＲＡＭ３の双方に対するバーンイン試験を同時に行うことが可能となる。 - 特許庁