CPU cache (original) (raw)

About DBpedia

Una caché de CPU es un tipo de memoria intermedia usada por la unidad central de procesamiento (CPU) de una computadora, que tiene como objetivo reducir el tiempo de acceso a la memoria. La caché de CPU es una memoria usualmente más rápida y con un tamaño mucho más reducido que el tamaño de la memoria RAM.En esta memoria se copian los datos más frecuentemente usados de las posiciones de la memoria principal (RAM) . Muchas CPU tienen cachés diferentes e independientes, incluyendo cachés para datos y para instrucciones, donde la caché de datos usualmente se organiza en forma jerárquica con varios niveles (L1, L2, etc).

thumbnail

Property Value
dbo:abstract ذاكرة وحدة المعالجة المركزية هي مؤقتة تستخدمها وحدة المعالجة المركزية للكمبيوتر لتقليل متوسط التكلفة (الوقت أو الطاقة) للوصول إلى البيانات من الذاكرة الرئيسية. ذاكرة التخزين المؤقت هي ذاكرة أصغر وأسرع، تقع بالقرب من نواة المعالج، والتي تخزن نسخًا من البيانات من مواقع الذاكرة الرئيسية المستخدمة بشكل متكرر. تحتوي معظم وحدات المعالجة المركزية على تسلسل هرمي لمستويات ذاكرة التخزين المؤقت المتعددة (L1 ،L2، غالبًا L3، ونادرًا حتى L4)، مع ذاكرة تخزين مؤقت منفصلة خاصة بالتعليمات ومحددة للبيانات في المستوى 1. توجد أنواع أخرى من ذاكرات التخزين المؤقت (التي لا يتم احتسابها ضمن «حجم ذاكرة التخزين المؤقت» لأهم ذاكرات التخزين المؤقت المذكورة أعلاه)، مثل مخزن الترجمة المؤقت (TLB) والذي يعد جزءًا من وحدة إدارة الذاكرة (MMU) التي تمتلكها معظم وحدات المعالجة المركزية. (ar) Der Befehlscache (englisch instruction cache) ist ein spezieller Cache-Speicher zum Zwischenspeichern von Befehlen. Dieser Cache kommt vor allem bei fortgeschrittenen Pipelinetechniken, wie sie etwa bei Superskalar-Prozessoren vorhanden sind, zum Einsatz. Diese Auftrennung des allgemeinen Cache-Speichers in Befehls- und Daten-Cache wird auch als Harvard-Cache-Architektur bezeichnet, in Anlehnung an und als Spezialisierung der Harvard-Architektur. Der Befehlscache ist, wie der Datencache auch, in der Regel auf dem Prozessor-Chip untergebracht und dient als Primär-Cache. Somit können Strukturkonflikte beim gleichzeitigen Holen von Befehlen und Lesen oder Schreiben von Daten vermieden werden. Der Sekundär-Cache vereint üblicherweise Befehls- und Datencache wieder in einem allgemeinen Cache-Speicher. (de) A CPU cache is a hardware cache used by the central processing unit (CPU) of a computer to reduce the average cost (time or energy) to access data from the main memory. A cache is a smaller, faster memory, located closer to a processor core, which stores copies of the data from frequently used main memory locations. Most CPUs have a hierarchy of multiple cache (L1, L2, often L3, and rarely even L4), with different instruction-specific and data-specific caches at level 1. The cache memory is typically implemented with static random-access memory (SRAM), in modern CPUs by far the largest part of them by chip area, but SRAM is not always used for all levels (of I- or D-cache), or even any level, sometimes some latter or all levels are implemented with eDRAM. Other types of caches exist (that are not counted towards the "cache size" of the most important caches mentioned above), such as the translation lookaside buffer (TLB) which is part of the memory management unit (MMU) which most CPUs have. (en) Una caché de CPU es un tipo de memoria intermedia usada por la unidad central de procesamiento (CPU) de una computadora, que tiene como objetivo reducir el tiempo de acceso a la memoria. La caché de CPU es una memoria usualmente más rápida y con un tamaño mucho más reducido que el tamaño de la memoria RAM.En esta memoria se copian los datos más frecuentemente usados de las posiciones de la memoria principal (RAM) . Muchas CPU tienen cachés diferentes e independientes, incluyendo cachés para datos y para instrucciones, donde la caché de datos usualmente se organiza en forma jerárquica con varios niveles (L1, L2, etc). (es) Cuimhne ardluais mhaolánach a fheidhmíonn idir próiseálaí ríomhaire is an phríomhchuimhne i gcórais ardfheidhme ríomhaireachta. (ga) Tembolok CPU (bahasa Inggris: CPU cache) adalah tembolok yang digunakan oleh unit pengolah pusat dari sebuah komputer untuk mengurangi waktu rata-rata untuk mengakses memori. Tembolok adalah memori yang lebih kecil, memori yang lebih cepat menyimpan salinan data dari lokasi yang paling sering digunakan memori utama. Selama mengakses memori sebagian besar adalah lokasi memori tembolok, latensi rata-rata mengakses memori cenderung mendekati latensi tembolok daripada dari memori utama. (in) Un cache de processeur est une antémémoire matérielle utilisée par l'unité centrale de traitement (CPU) d'un ordinateur pour réduire le coût moyen (temps ou énergie) de l’accès aux données de la mémoire principale. Un cache de processeur est une mémoire plus petite et plus rapide, située au plus près d'une unité centrale de traitement (ou d'un cœur de microprocesseur), qui stocke des copies des données à partir d'emplacements de la mémoire principale qui sont fréquemment utilisés avant leurs transmissions aux registres du processeur. La plupart des CPU ont différents caches indépendants, y compris des caches d'instructions et de données, où le cache de données est généralement organisé comme une hiérarchie de plusieurs niveaux d'antémémoire (L1, L2, L3, L4, etc.). Les caches de processeur font partie de la mémoire centrale tout comme les registres de processeur et la mémoire principale, ils sont essentiels au fonctionnement de l'ordinateur. Tous les processeurs (rapides) modernes, à quelques exceptions près, ont plusieurs niveaux de caches de processeur. Les premiers processeurs qui utilisaient un cache n'avaient qu'un seul niveau de cache ; contrairement aux caches de premier niveau ultérieurs, il n'était pas divisé en L1d (pour les données) et L1i (pour les instructions). Presque tous les CPU actuels avec des caches ont un cache L1 divisé. Ils ont également des caches L2 et pour les plus gros processeurs, des caches L3 également. Le cache L2 n'est généralement pas divisé et agit comme un référentiel commun pour le cache L1 déjà divisé. Chaque cœur d'un microprocesseur multi-cœur possède un cache L1 dédié et n'est généralement pas partagé entre les cœurs. Le cache L2 et les caches de niveau supérieur peuvent être partagés entre les cœurs. Le cache L4 est actuellement rare et se trouve généralement sur une sorte de mémoire vive dynamique (DRAM), plutôt que sur une mémoire vive statique à accès aléatoire (SRAM), sur un dé de circuit intégré ou une puce électronique séparée (exceptionnellement, un cache de type eDRAM peut être utilisé pour tous les niveaux de cache, jusqu'à L1). Historiquement, c'était également le cas avec le cache L1, alors que des puces plus grandes ont permis son intégration et généralement à tous les niveaux de cache, à l'exception peut-être du dernier niveau. Chaque niveau de cache supplémentaire est optimisé différemment et a tendance à être plus grand que le précédent. Il existe d'autres types de caches tels que le tampon de traduction (TLB) qui fait partie de l'unité de gestion mémoire (MMU) et qui équipe la plupart des CPU. (fr) La CPU cache è una memoria integrata all'interno del processore e ha lo scopo di ridurre il tempo medio d'accesso alla memoria RAM. È un tipo di memoria di dimensioni ridotte ma molto veloce, che mantiene copie dei dati per i quali si fa più frequentemente accesso nella memoria principale. Non è osservabile tramite i software ma è controllata e gestita dall'hardware. È presente negli Smartphone e nei Tablet , e in alcuni tipi di sistema operativo può essere visibile direttamente attraverso il software. La gestione della cache tramite software può variare, e su alcuni non è disponibile la gestione sia Computer (Windows e Mac) che Mobile (solo iOS) infatti l’unico software mobile che è in grado di mostrare la cache per app è Android creato da Google (it) 메모리에서 가장 자주 사용되는 위치의 데이터를 갖고 있는, 크기는 작지만 빠른 메모리이다. 대부분의 메모리 접근은 특정한 위치의 근방에서 자주 일어나는 경향이 있기 때문에, 데이터를 크기는 작지만 속도가 빠른 캐시메모리에 복사해 두면 평균 메모리 접근 시간을 아낄 수 있다. 프로세서가 메인 메모리를 읽거나 쓰고자 할 때는, 먼저 그 주소에 해당하는 데이터가 캐시에 존재하는지를 살핀다. 만약 그 주소의 데이터가 캐시에 있으면 데이터를 캐시에서 직접 읽고, 그렇지 않으면 메인 메모리에 직접 접근한다. 이때 대부분의 프로세서는 메인 메모리에 직접 접근해서 전송된 데이터를 캐시에 복사해 넣음으로써 다음번에 같은 주소에 프로세서가 접근할 때 캐시에서 직접 읽고 쓸 수 있도록 한다. (ko) キャッシュメモリ (cache memory) は、CPUなど処理装置がデータや命令などの情報を取得/更新する際に主記憶装置やバスなどの遅延／低帯域を隠蔽し、処理装置と記憶装置の性能差を埋めるために用いる高速小容量メモリのことである。略してキャッシュとも呼ぶ。コンピュータは以前から記憶装置や伝送路の性能が処理装置の性能に追いつけず、この差が全体性能に対するボトルネックとされてきた（ノイマンズ・ボトルネック）。そしてムーアの法則に基づく処理装置の加速度的な高性能化により現在ではますますこの差が拡大されている。キャッシュメモリは、記憶階層の観点からこれを解消しようとするものである。 主に、主記憶装置とCPUなど処理装置との間に構成される。この場合、処理装置がアクセスしたいデータやそのアドレス、状態、設定など属性情報をコピーし保持することで、本来アクセスすべき記憶装置に代わってデータを入出力する。通常はキャッシュメモリが自動的にデータ保存や主記憶装置の代替を行うため、基本的にCPUのプログラムなど処理装置側がキャッシュメモリを意識する必要はない。 キャッシュの一般的な概念はキャッシュ (コンピュータシステム)を参照のこと。 (ja) CPU-cache is een hardwarecache die door de processor (CPU) van een computer wordt gebruikt om de gemiddelde kosten (tijd of energie) voor toegang tot gegevens uit het werkgeheugen te verlagen. Een cache is een kleiner, sneller en vaak ook duurder type geheugen dat zich dichter bij een processorkern bevindt. Wanneer voor het eerst gegevens worden opgevraagd worden deze uit het relatief trage werkgeheugen opgehaald. Er wordt vervolgens een kopie van deze gegevens in de CPU-cache opgeslagen. De volgende keer dat diezelfde data wordt opgevraagd, kan het tot meerdere ordes van grootte sneller uit de cache gehaald worden. De meeste CPU's hebben een hiërarchie van meerdere cacheniveaus (L1, L2, vaak L3 en soms zelfs L4), met verschillende instructiespecifieke en gegevensspecifieke caches op niveau 1. Er bestaan ook andere soorten caches (die niet meetellen voor de "cachegrootte" van de belangrijkste caches die hierboven zijn genoemd), zoals de translation look-aside buffer (TLB) die deel uitmaakt van de memory management unit (MMU) die de meeste CPU's hebben. (nl) Pamięć podręczna procesora (ang. CPU cache) – jest pamięcią typu SRAM (pamięć statyczna) o krótkim czasie dostępu. Zlokalizowana jest często bezpośrednio w jądrze procesora. Zastosowanie wielopoziomowej hierarchii pamięci podręcznej zmniejsza średni czas dostępu do pamięci głównej. Współcześnie stosuje się 2 i 3-poziomowe pamięci podręczne.Najważniejszymi parametrami funkcjonalnymi pamięci podręcznych są pojemność i czas dostępu.Pod względem budowy można wyróżnić 3 podstawowe typy organizacji pamięci: * pamięć całkowicie skojarzeniowa (ang. fully associative), * pamięć z odwzorowaniem bezpośrednim (ang. direct-mapped), * pamięć wielodrożna (set-associative). (pl) Cache do processador (em inglês: CPU cache) é uma memória de acesso rápido. É usada pela Unidade Central de Processamento (CPU, o processador) com o objetivo de reduzir o tempo médio de acesso aos dados armazenados na memória. A cache é uma memória de pouco espaço, porém muito mais rápida e armazena as informações que são usadas com mais frequência pela CPU. Quando a CPU precisa buscar uma informação na memória, ela busca primeiro pela cache. Se não encontrado, busca-se na Memória Principal, então devolve a informação para a CPU e armazena esta informação na cache. Com os avanços tecnológicos, vários tipos de cache foram desenvolvidos. Atualmente há cache em processadores, discos rígidos, sistemas, servidores, nas placas-mãe, clusters de bancos de dados, entre outros. Qualquer dispositivo que requeira do usuário uma solicitação/requisição a algum outro recurso, seja de rede ou local, interno ou externo a essa rede, pode requerer ou possuir de fábrica o recurso de cache. Por ser mais caro, o recurso mais rápido não pode ser usado para armazenar todas as informações. Sendo assim, usa-se o cache para armazenar apenas as informações mais frequentemente usadas. Nas unidades de disco também conhecidas como disco rígido (em inglês: hard drive, HD), também existem chips de cache nas placas eletrônicas que os acompanham. (pt) Кэш микропроце́ссора — кэш (сверхоперативная память), используемый микропроцессором компьютера для уменьшения среднего времени доступа к компьютерной памяти. Является одним из верхних уровней иерархии памяти. Кэш использует небольшую, очень быструю память (обычно типа SRAM), которая хранит копии часто используемых данных из основной памяти. Если большая часть запросов в память будет обрабатываться кэшем, средняя задержка обращения к памяти будет приближаться к задержкам работы кэша. Когда процессору нужно обратиться в память для чтения или записи данных, он сначала проверяет, доступна ли их копия в кэше. В случае успеха проверки процессор производит операцию, используя кэш, что значительно быстрее использования более медленной основной памяти. Подробнее о задержках памяти см. Латентность SDRAM: tCAS, tRCD, tRP, tRAS. Данные между кэшем и памятью передаются блоками фиксированного размера, также называемыми линиями кэша (англ. cache line) или блоками кэша. Большинство современных микропроцессоров для компьютеров и серверов имеет как минимум три независимых кэша: кэш инструкций для ускорения загрузки машинного кода, кэш данных для ускорения чтения и записи данных, и буфер ассоциативной трансляции (TLB) для ускорения трансляции виртуальных (логических) адресов в физические, как для инструкций, так и для данных. Кэш данных часто реализуется в виде многоуровневого кэша (L1, L2, L3, L4). Увеличение размера кэш-памяти может положительно влиять на производительность почти всех приложений, хотя в некоторых случаях эффект незначителен. Работа кэш-памяти обычно прозрачна для программиста, однако для её эффективного использования в некоторых случаях применяются специальные алгоритмические приёмы, изменяющие порядок обхода данных в ОЗУ или повышающие их локальность (например, при блочном умножении матриц). (ru) 在计算机系统中，CPU高速缓存（英語：CPU Cache，在本文中简称缓存）是用于减少处理器访问内存所需平均时间的部件。在金字塔式中它位于自顶向下的第二层，仅次于CPU寄存器。其容量远小于内存，但速度却可以接近处理器的频率。 当处理器发出内存访问请求时，会先查看缓存内是否有请求数据。如果存在（命中），则不经访问内存直接返回该数据；如果不存在（失效），则要先把内存中的相应数据载入缓存，再将其返回处理器。 缓存之所以有效，主要是因为程序运行时对内存的访问呈现局部性（Locality）特征。这种局部性既包括空间局部性（Spatial Locality），也包括时间局部性（Temporal Locality）。有效利用这种局部性，缓存可以达到极高的命中率。 在处理器看来，缓存是一个透明部件。因此，程序员通常无法直接干预对缓存的操作。但是，确实可以根据缓存的特点对程序代码实施特定优化，从而更好地利用缓存。 (zh) Кеш процесора — кеш, який використовується центральним процесором (англ. CPU) для скорочення середнього часу доступу до пам'яті комп'ютера. Кеш — це швидша і менша за розміром пам'ять, яка зберігає копії даних, що часто використовуються, з головної пам'яті. Коли процесору потрібно звернутися в пам'ять для читання або запису даних, він спочатку перевіряє, чи є їхні копії в кеші. У разі успіху перевірки процесор виконує операцію використовуючи кеш, що працює швидше ніж при використанні більш повільної основної пам'яті. Детальніше про затримки пам'яті див. (англ. SDRAM latency)SDRAM: tCAS, tRCD, tRP, tRAS Більшість сучасних мікропроцесорів для настільних комп'ютерів і серверів мають щонайменше три незалежних кеші: кеш інструкцій для прискорення завантаження машинного коду, кеш даних для прискорення читання і запису даних і буфер асоціативної трансляції (TLB) для прискорення трансляції віртуальних (логічних) адрес у фізичні, як для інструкцій, так і для даних. Кеш даних часто реалізується у вигляді багаторівневого кешу (L1, L2, L3).. Збільшення розміру кеш-пам'яті може позитивно впливати на продуктивність майже всіх застосунків, хоча в деяких випадках ефект незначний. Робота кеш-пам'яті зазвичай прозора для програміста, проте для її ефективного використання у деяких випадках застосовуються спеціальні алгоритмічні прийоми, які змінюють порядок обходу даних в ОЗП або підвищують їх локальність (наприклад, при блочному множенні матриць). (uk)
dbo:thumbnail wiki-commons:Special:FilePath/NeXTcube_motherboard.jpg?width=300
dbo:wikiPageExternalLink http://ixbtlabs.com/articles/ibmpower4/ http://web.cse.ohio-state.edu/~zhang.574/OS-cache-software_intel_2010.pdf http://www.sun.com/blueprints/1102/817-0742.pdf https://rpx-patents.s3.amazonaws.com/US/c530f-US5367653A/US5367653A.pdf https://www.kivabe.in/2020/07/Cache-memory-ki.html/ https://arstechnica.com/old/content/2002/07/caching.ars https://lwn.net/Articles/252125/ https://minds.wisconsin.edu/bitstream/handle/1793/59076/TR823.pdf https://patents.justia.com/patent/20160350229 http://www.freescale.com/files/32bit/doc/app_note/AN2663.pdf https://upload.wikimedia.org/wikipedia/commons/0/03/DEN0042A_cortex_r_series_PG.pdf https://web.archive.org/web/20090915041601/http:/www.sun.com/blueprints/1102/817-0742.pdf https://web.archive.org/web/20110718154522/http:/www.zipcores.com/skin1/zipdocs/datasheets/cache_8way_set.pdf https://patents.google.com/patent/US6425055B1/en https://www.cs.princeton.edu/courses/archive/fall15/cos375/lectures/16-Cache-2x2.pdf http://www.cs.wisc.edu/multifacet/misc/spec2000cache-data/
dbo:wikiPageID 849181 (xsd:integer)
dbo:wikiPageLength 94486 (xsd:nonNegativeInteger)
dbo:wikiPageRevisionID 1123746058 (xsd:integer)
dbo:wikiPageWikiLink dbr:Cache_miss dbr:Processor_register dbr:Sandy_Bridge dbr:Memoization dbr:Atlas_Computer_(Manchester) dbr:Arm_architecture dbr:Pentium_4 dbr:Register_renaming dbr:University_of_Wisconsin_System dbr:VHDL dbr:Desktop_computer dbr:Dynamic_random-access_memory dbr:ECC_memory dbr:EDRAM dbr:Instruction_unit dbr:Intel_Atom dbr:GT3e dbr:Pentium_II dbr:Pentium_III dbr:Pentium_Pro dbr:Computer dbr:Cray-1 dbr:Mebibyte dbr:SDRAM dbr:Low-power_electronics dbr:Out-of-order_execution dbr:Frequency dbr:Gibibyte dbr:Branch_predictor dbr:Most_significant_bit dbr:Content-addressable_memory dbr:Context_switch dbr:Apple_M1 dbr:MIPS_architecture dbr:Cache_(computing) dbr:Cache_coherence dbr:Cache_control_instruction dbr:Cache_hierarchy dbr:Cache_performance_measurement_and_metric dbr:Cache_placement_policies dbr:Cache_prefetching dbr:Skylake_(microarchitecture) dbr:Static_random-access_memory dbr:Emitter-coupled_logic dbr:Microarchitecture dbr:Parity_bit dbr:Phenom_II dbr:Speculative_execution dbr:Synonym dbr:Translation_lookaside_buffer dbr:Micro-operation dbr:CDC_6600 dbr:Address_space dbr:Dual_in-line_package dbr:GE_645 dbr:Crystalwell dbr:Hash_function dbr:Latency_(engineering) dbr:Locality_of_reference dbr:68060 dbr:AMD dbr:AMD_Athlon dbr:AMD_K6-III dbr:Alpha_particle dbc:Computer_memory dbr:DRAM dbr:Data_(computing) dbr:Alpha_21164 dbr:Alpha_21264 dbr:Basic_block dbr:P6_(microarchitecture) dbr:Central_processing_unit dbr:Dinero_(cache_simulator) dbr:Direct_memory_access dbr:Dirty_bit dbr:Multi-core_processor dbr:Instruction_decoder dbr:Haswell_(microarchitecture) dbr:Athlon_64 dbr:Itanium_2 dbr:Ivy_Bridge_(microarchitecture) dbr:AMD_K6-2 dbc:Central_processing_unit dbc:Cache_(computing) dbr:Kibibyte dbr:Least_significant_bit dbr:Sum-addressed_decoder dbr:Heuristic dbr:Homonym dbr:Titan_(1963_computer) dbr:Zen_(microarchitecture) dbr:Digital_Equipment_Corporation dbr:Bulldozer_(microarchitecture) dbr:Bus_snooping dbr:Classic_RISC_pipeline dbr:Ferranti dbr:IBM dbr:IBM_System/360_Model_67 dbr:Ice_Lake_(microprocessor) dbr:Instruction_(computer_science) dbr:Instruction_pipeline dbr:Intel dbr:Intel_80386 dbr:Intel_80486 dbr:Intel_Core_2_Duo dbr:Intel_Core_i7 dbr:Random-access_memory dbr:Cache_algorithms dbr:Write-back dbr:Write-through dbr:X86 dbr:Memory_cell_(computing) dbr:Memory_hierarchy dbr:Loop_nest_optimization dbr:Memory_management_unit dbr:Multi-chip_module dbr:Multiplexing dbr:Scratchpad_memory dbr:Server_(computing) dbr:Victim_cache dbr:Virtual_memory dbr:Von_Neumann_architecture dbr:Write_buffer dbr:IBM_801 dbr:IBM_System/360_Model_85 dbr:IBM_z13_(microprocessor) dbr:IBM_z15_(microprocessor) dbr:IBM_zEC12_(microprocessor) dbr:Xeon dbr:Motorola_68040 dbr:Simultaneous_multithreading dbr:Micro-operations dbr:Norman_Jouppi dbr:Page_table dbr:Trade-off dbr:POWER4 dbr:R6000 dbr:Register_file dbr:Socket_7 dbr:Least-recently_used dbr:68010 dbr:68030 dbr:Power_consumption dbr:High_Performance_Computing dbr:68020 dbr:Hardware_cache dbr:Parity_(telecommunication) dbr:Multiprocessor dbr:Main_memory dbr:Processor_core dbr:Error-correcting_code dbr:Intel_Iris_Pro_Graphics dbr:Intel_P5 dbr:ARM_microprocessors dbr:Scratchpad_RAM dbr:Birthday_paradox dbr:Branch_prediction dbr:Cache_algorithm dbr:Cache_coherency dbr:Memory_location dbr:No-write_allocation dbr:File:Cache,associative-fill-both.png dbr:File:Cache,associative-read.svg dbr:File:Cache,hierarchy-example.svg dbr:File:Motherboard_Intel_386.jpg dbr:File:NeXTcube_motherboard.jpg dbr:Unified_cache dbr:File:Hwloc.png
dbp:date 2009-09-15 (xsd:date)
dbp:url https://web.archive.org/web/20090915041601/http:/www.sun.com/blueprints/1102/817-0742.pdf
dbp:wikiPageUsesTemplate dbt:= dbt:Anchor dbt:CPU_technologies dbt:Citation_needed dbt:Disputed_inline dbt:Div_col dbt:Div_col_end dbt:Main dbt:Main_article dbt:Math dbt:Mvar dbt:Reflist dbt:Refn dbt:Rp dbt:See_also dbt:Short_description dbt:Snd dbt:Webarchive dbt:Wikibooks
dcterms:subject dbc:Computer_memory dbc:Central_processing_unit dbc:Cache_(computing)
gold:hypernym dbr:Cache
rdf:type owl:Thing dbo:Software yago:WikicatMicroprocessors yago:Artifact100021939 yago:Chip103020034 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 yago:SemiconductorDevice104171831 yago:Whole100003553
rdfs:comment Una caché de CPU es un tipo de memoria intermedia usada por la unidad central de procesamiento (CPU) de una computadora, que tiene como objetivo reducir el tiempo de acceso a la memoria. La caché de CPU es una memoria usualmente más rápida y con un tamaño mucho más reducido que el tamaño de la memoria RAM.En esta memoria se copian los datos más frecuentemente usados de las posiciones de la memoria principal (RAM) . Muchas CPU tienen cachés diferentes e independientes, incluyendo cachés para datos y para instrucciones, donde la caché de datos usualmente se organiza en forma jerárquica con varios niveles (L1, L2, etc). (es) Cuimhne ardluais mhaolánach a fheidhmíonn idir próiseálaí ríomhaire is an phríomhchuimhne i gcórais ardfheidhme ríomhaireachta. (ga) Tembolok CPU (bahasa Inggris: CPU cache) adalah tembolok yang digunakan oleh unit pengolah pusat dari sebuah komputer untuk mengurangi waktu rata-rata untuk mengakses memori. Tembolok adalah memori yang lebih kecil, memori yang lebih cepat menyimpan salinan data dari lokasi yang paling sering digunakan memori utama. Selama mengakses memori sebagian besar adalah lokasi memori tembolok, latensi rata-rata mengakses memori cenderung mendekati latensi tembolok daripada dari memori utama. (in) La CPU cache è una memoria integrata all'interno del processore e ha lo scopo di ridurre il tempo medio d'accesso alla memoria RAM. È un tipo di memoria di dimensioni ridotte ma molto veloce, che mantiene copie dei dati per i quali si fa più frequentemente accesso nella memoria principale. Non è osservabile tramite i software ma è controllata e gestita dall'hardware. È presente negli Smartphone e nei Tablet , e in alcuni tipi di sistema operativo può essere visibile direttamente attraverso il software. La gestione della cache tramite software può variare, e su alcuni non è disponibile la gestione sia Computer (Windows e Mac) che Mobile (solo iOS) infatti l’unico software mobile che è in grado di mostrare la cache per app è Android creato da Google (it) 메모리에서 가장 자주 사용되는 위치의 데이터를 갖고 있는, 크기는 작지만 빠른 메모리이다. 대부분의 메모리 접근은 특정한 위치의 근방에서 자주 일어나는 경향이 있기 때문에, 데이터를 크기는 작지만 속도가 빠른 캐시메모리에 복사해 두면 평균 메모리 접근 시간을 아낄 수 있다. 프로세서가 메인 메모리를 읽거나 쓰고자 할 때는, 먼저 그 주소에 해당하는 데이터가 캐시에 존재하는지를 살핀다. 만약 그 주소의 데이터가 캐시에 있으면 데이터를 캐시에서 직접 읽고, 그렇지 않으면 메인 메모리에 직접 접근한다. 이때 대부분의 프로세서는 메인 메모리에 직접 접근해서 전송된 데이터를 캐시에 복사해 넣음으로써 다음번에 같은 주소에 프로세서가 접근할 때 캐시에서 직접 읽고 쓸 수 있도록 한다. (ko) キャッシュメモリ (cache memory) は、CPUなど処理装置がデータや命令などの情報を取得/更新する際に主記憶装置やバスなどの遅延／低帯域を隠蔽し、処理装置と記憶装置の性能差を埋めるために用いる高速小容量メモリのことである。略してキャッシュとも呼ぶ。コンピュータは以前から記憶装置や伝送路の性能が処理装置の性能に追いつけず、この差が全体性能に対するボトルネックとされてきた（ノイマンズ・ボトルネック）。そしてムーアの法則に基づく処理装置の加速度的な高性能化により現在ではますますこの差が拡大されている。キャッシュメモリは、記憶階層の観点からこれを解消しようとするものである。 主に、主記憶装置とCPUなど処理装置との間に構成される。この場合、処理装置がアクセスしたいデータやそのアドレス、状態、設定など属性情報をコピーし保持することで、本来アクセスすべき記憶装置に代わってデータを入出力する。通常はキャッシュメモリが自動的にデータ保存や主記憶装置の代替を行うため、基本的にCPUのプログラムなど処理装置側がキャッシュメモリを意識する必要はない。 キャッシュの一般的な概念はキャッシュ (コンピュータシステム)を参照のこと。 (ja) 在计算机系统中，CPU高速缓存（英語：CPU Cache，在本文中简称缓存）是用于减少处理器访问内存所需平均时间的部件。在金字塔式中它位于自顶向下的第二层，仅次于CPU寄存器。其容量远小于内存，但速度却可以接近处理器的频率。 当处理器发出内存访问请求时，会先查看缓存内是否有请求数据。如果存在（命中），则不经访问内存直接返回该数据；如果不存在（失效），则要先把内存中的相应数据载入缓存，再将其返回处理器。 缓存之所以有效，主要是因为程序运行时对内存的访问呈现局部性（Locality）特征。这种局部性既包括空间局部性（Spatial Locality），也包括时间局部性（Temporal Locality）。有效利用这种局部性，缓存可以达到极高的命中率。 在处理器看来，缓存是一个透明部件。因此，程序员通常无法直接干预对缓存的操作。但是，确实可以根据缓存的特点对程序代码实施特定优化，从而更好地利用缓存。 (zh) ذاكرة وحدة المعالجة المركزية هي مؤقتة تستخدمها وحدة المعالجة المركزية للكمبيوتر لتقليل متوسط التكلفة (الوقت أو الطاقة) للوصول إلى البيانات من الذاكرة الرئيسية. ذاكرة التخزين المؤقت هي ذاكرة أصغر وأسرع، تقع بالقرب من نواة المعالج، والتي تخزن نسخًا من البيانات من مواقع الذاكرة الرئيسية المستخدمة بشكل متكرر. تحتوي معظم وحدات المعالجة المركزية على تسلسل هرمي لمستويات ذاكرة التخزين المؤقت المتعددة (L1 ،L2، غالبًا L3، ونادرًا حتى L4)، مع ذاكرة تخزين مؤقت منفصلة خاصة بالتعليمات ومحددة للبيانات في المستوى 1. (ar) A CPU cache is a hardware cache used by the central processing unit (CPU) of a computer to reduce the average cost (time or energy) to access data from the main memory. A cache is a smaller, faster memory, located closer to a processor core, which stores copies of the data from frequently used main memory locations. Most CPUs have a hierarchy of multiple cache (L1, L2, often L3, and rarely even L4), with different instruction-specific and data-specific caches at level 1. The cache memory is typically implemented with static random-access memory (SRAM), in modern CPUs by far the largest part of them by chip area, but SRAM is not always used for all levels (of I- or D-cache), or even any level, sometimes some latter or all levels are implemented with eDRAM. (en) Der Befehlscache (englisch instruction cache) ist ein spezieller Cache-Speicher zum Zwischenspeichern von Befehlen. Dieser Cache kommt vor allem bei fortgeschrittenen Pipelinetechniken, wie sie etwa bei Superskalar-Prozessoren vorhanden sind, zum Einsatz. Diese Auftrennung des allgemeinen Cache-Speichers in Befehls- und Daten-Cache wird auch als Harvard-Cache-Architektur bezeichnet, in Anlehnung an und als Spezialisierung der Harvard-Architektur. (de) Un cache de processeur est une antémémoire matérielle utilisée par l'unité centrale de traitement (CPU) d'un ordinateur pour réduire le coût moyen (temps ou énergie) de l’accès aux données de la mémoire principale. Un cache de processeur est une mémoire plus petite et plus rapide, située au plus près d'une unité centrale de traitement (ou d'un cœur de microprocesseur), qui stocke des copies des données à partir d'emplacements de la mémoire principale qui sont fréquemment utilisés avant leurs transmissions aux registres du processeur. La plupart des CPU ont différents caches indépendants, y compris des caches d'instructions et de données, où le cache de données est généralement organisé comme une hiérarchie de plusieurs niveaux d'antémémoire (L1, L2, L3, L4, etc.). Les caches de processeur (fr) CPU-cache is een hardwarecache die door de processor (CPU) van een computer wordt gebruikt om de gemiddelde kosten (tijd of energie) voor toegang tot gegevens uit het werkgeheugen te verlagen. Een cache is een kleiner, sneller en vaak ook duurder type geheugen dat zich dichter bij een processorkern bevindt. Wanneer voor het eerst gegevens worden opgevraagd worden deze uit het relatief trage werkgeheugen opgehaald. Er wordt vervolgens een kopie van deze gegevens in de CPU-cache opgeslagen. De volgende keer dat diezelfde data wordt opgevraagd, kan het tot meerdere ordes van grootte sneller uit de cache gehaald worden. De meeste CPU's hebben een hiërarchie van meerdere cacheniveaus (L1, L2, vaak L3 en soms zelfs L4), met verschillende instructiespecifieke en gegevensspecifieke caches op nivea (nl) Pamięć podręczna procesora (ang. CPU cache) – jest pamięcią typu SRAM (pamięć statyczna) o krótkim czasie dostępu. Zlokalizowana jest często bezpośrednio w jądrze procesora. Zastosowanie wielopoziomowej hierarchii pamięci podręcznej zmniejsza średni czas dostępu do pamięci głównej. Współcześnie stosuje się 2 i 3-poziomowe pamięci podręczne.Najważniejszymi parametrami funkcjonalnymi pamięci podręcznych są pojemność i czas dostępu.Pod względem budowy można wyróżnić 3 podstawowe typy organizacji pamięci: (pl) Кэш микропроце́ссора — кэш (сверхоперативная память), используемый микропроцессором компьютера для уменьшения среднего времени доступа к компьютерной памяти. Является одним из верхних уровней иерархии памяти. Кэш использует небольшую, очень быструю память (обычно типа SRAM), которая хранит копии часто используемых данных из основной памяти. Если большая часть запросов в память будет обрабатываться кэшем, средняя задержка обращения к памяти будет приближаться к задержкам работы кэша. (ru) Cache do processador (em inglês: CPU cache) é uma memória de acesso rápido. É usada pela Unidade Central de Processamento (CPU, o processador) com o objetivo de reduzir o tempo médio de acesso aos dados armazenados na memória. A cache é uma memória de pouco espaço, porém muito mais rápida e armazena as informações que são usadas com mais frequência pela CPU. Quando a CPU precisa buscar uma informação na memória, ela busca primeiro pela cache. Se não encontrado, busca-se na Memória Principal, então devolve a informação para a CPU e armazena esta informação na cache. (pt) Кеш процесора — кеш, який використовується центральним процесором (англ. CPU) для скорочення середнього часу доступу до пам'яті комп'ютера. Кеш — це швидша і менша за розміром пам'ять, яка зберігає копії даних, що часто використовуються, з головної пам'яті. (uk)
rdfs:label ذاكرة وحدة المعالجة المركزية (ar) Memòria cau de la CPU (ca) Befehlscache (de) Caché de CPU (es) CPU cache (en) Taisc-chuimhne (ga) Tembolok CPU (in) Cache de processeur (fr) CPU cache (it) CPU 캐시 (ko) キャッシュメモリ (ja) CPU-cache (nl) Pamięć podręczna procesora (pl) Cache do processador (pt) Кэш процессора (ru) Кеш процесора (uk) CPU缓存 (zh)
rdfs:seeAlso dbr:Cache_hierarchy
owl:sameAs freebase:CPU cache yago-res:CPU cache wikidata:CPU cache dbpedia-ar:CPU cache dbpedia-bg:CPU cache dbpedia-ca:CPU cache dbpedia-de:CPU cache dbpedia-es:CPU cache dbpedia-et:CPU cache dbpedia-fa:CPU cache dbpedia-fr:CPU cache dbpedia-ga:CPU cache dbpedia-id:CPU cache dbpedia-it:CPU cache dbpedia-ja:CPU cache dbpedia-ko:CPU cache http://lv.dbpedia.org/resource/Procesora_kešatmiņa dbpedia-mk:CPU cache http://ml.dbpedia.org/resource/സി.പി.യു._കാഷ് dbpedia-nl:CPU cache dbpedia-no:CPU cache dbpedia-pl:CPU cache dbpedia-pt:CPU cache dbpedia-ru:CPU cache dbpedia-sk:CPU cache dbpedia-sr:CPU cache http://ta.dbpedia.org/resource/பதுக்கு_நினைவகம் dbpedia-tr:CPU cache dbpedia-uk:CPU cache dbpedia-vi:CPU cache dbpedia-zh:CPU cache https://global.dbpedia.org/id/3FHbg
prov:wasDerivedFrom wikipedia-en:CPU_cache?oldid=1123746058&ns=0
foaf:depiction wiki-commons:Special:FilePath/NeXTcube_motherboard.jpg wiki-commons:Special:FilePath/Hwloc.png wiki-commons:Special:FilePath/Cache,associative-fill-both.png wiki-commons:Special:FilePath/Cache,associative-read.svg wiki-commons:Special:FilePath/Cache,hierarchy-example.svg wiki-commons:Special:FilePath/Motherboard_Intel_386.jpg
foaf:isPrimaryTopicOf wikipedia-en:CPU_cache
is dbo:wikiPageRedirects of dbr:Cache_line dbr:Branch_target_cache dbr:Branch_target_instruction_cache dbr:Motherboard_cache dbr:Copy-back dbr:Non-blocking_cache dbr:Trace_Caches dbr:Trace_caches dbr:Cpu_cache dbr:Smart_Cache dbr:Smart_cache dbr:CPU_Cache dbr:L1d dbr:Tag_RAM dbr:Exclusive_CPU_cache dbr:Exclusive_cache dbr:Data_Cache dbr:Data_cache dbr:Cache-line dbr:Cache_eviction dbr:Cache_flush dbr:Inclusive_CPU_cache dbr:Inclusive_cache dbr:Last_Level_Cache dbr:Last_level_cache dbr:Level_1_cache dbr:Level_2_cache dbr:Multi-level_cache dbr:Multilevel_cache dbr:Micro-operation_cache dbr:Instruction_cache dbr:Uop_cache dbr:L1-Cache dbr:L1_cache dbr:L2-Cache dbr:L2_Cache dbr:L2_cache dbr:L3_cache dbr:L4_cache dbr:Level_3_cache dbr:First-level_cache dbr:Direct_mapped dbr:Discrete_L2_cache dbr:SmartCache dbr:Processor_cache dbr:VIPT dbr:VIVT dbr:I_cache dbr:Internal_and_external_cache dbr:Internal_cache dbr:Second-level_cache dbr:Secondary_cache dbr:CPU_cache_line dbr:CPU_caches dbr:CPU_memory_cache dbr:Cache_block dbr:Cache_lines dbr:Multi-ported_Cache dbr:Shared_cache dbr:On-chip_cache
is dbo:wikiPageWikiLink of dbr:Cache_line dbr:Cache_replacement_policies dbr:Cascade_Lake_(microprocessor) dbr:PowerPC dbr:PowerVM_Lx86 dbr:Power_ISA dbr:Power_Mac_G5 dbr:Power_Macintosh_5500 dbr:Power_Macintosh_6200 dbr:Power_Macintosh_G3 dbr:Predication_(computer_architecture) dbr:Processor_register dbr:Program_optimization dbr:Puma_(microarchitecture) dbr:Sandy_Bridge dbr:Branch_target_cache dbr:Branch_target_instruction_cache dbr:List_of_VIA_microprocessor_cores dbr:Merom_(microprocessor) dbr:Miss_(disambiguation) dbr:Motherboard_cache dbr:Volatile_memory dbr:MMC-1 dbr:Memory_bandwidth dbr:Memory_ordering dbr:Memory_type_range_register dbr:OpenPOWER_Microwatt dbr:OpenRISC_1200 dbr:Silvermont dbr:UltraSPARC_T1 dbr:Copy-back dbr:Non-blocking_cache dbr:Trace_Caches dbr:Trace_caches dbr:Basic_Linear_Algebra_Subprograms dbr:Dell_Precision dbr:Algorithmic_efficiency dbr:Apple_A10 dbr:Apple_A7 dbr:Apple_A9 dbr:Apple_A9X dbr:History_of_general-purpose_CPUs dbr:List_of_IOMMU-supporting_hardware dbr:List_of_Intel_Celeron_processors dbr:List_of_Intel_Core_i3_processors dbr:List_of_Intel_Core_i5_processors dbr:List_of_Intel_Core_i7_processors dbr:List_of_Intel_Pentium_processors dbr:List_of_Intel_Xeon_processors_(Broadwell-based) dbr:List_of_Intel_Xeon_processors_(Cascade_Lake-based) dbr:List_of_Intel_Xeon_processors_(Coffee_Lake-based) dbr:List_of_Intel_Xeon_processors_(Haswell-based) dbr:List_of_Intel_Xeon_processors_(Ivy_Bridge-based) dbr:List_of_Intel_Xeon_processors_(Kaby_Lake-based) dbr:List_of_Intel_Xeon_processors_(Nehalem-based) dbr:List_of_Intel_Xeon_processors_(P6-based) dbr:List_of_Intel_Xeon_processors_(Sandy_Bridge-based) dbr:List_of_Intel_Xeon_processors_(Yonah-based) dbr:List_of_Mac_models_grouped_by_CPU_type dbr:List_of_Qualcomm_Snapdragon_processors dbr:Performance_Rating dbr:Cuckoo_hashing dbr:Cyrix_6x86 dbr:DEC_4000_AXP dbr:DEC_7000_AXP_and_DEC_10000_AXP dbr:DEC_Firefly dbr:DECpc_AXP_150 dbr:Units_of_information dbr:Vectorwise dbr:DayStar_Digital dbr:Dynamic_random-access_memory dbr:ECC_memory dbr:Instruction_unit dbr:Intel_80486_OverDrive dbr:Intel_Ivy_Bridge–based_Xeon_microprocessors dbr:Intel_Sandy_Bridge-based_Xeon_microprocessors dbr:Intel_Skulltrail dbr:Intel_Ultra_Path_Interconnect dbr:Interleaved_memory dbr:Internal_RAM dbr:Introsort dbr:Motorola_68060 dbr:Processor_affinity dbr:TI_Advanced_Scientific_Computer dbr:Tejas_and_Jayhawk dbr:Pentium dbr:Pentium_Dual-Core dbr:Pentium_II dbr:Posted_write dbr:PowerPC_5000 dbr:PowerPC_e200 dbr:PowerPC_e5500 dbr:PowerPC_e600 dbr:Power_law_of_cache_misses dbr:L1 dbr:L3 dbr:Zero-overhead_looping dbr:Comparison_of_Armv8-A_processors dbr:Computer dbr:Control_register dbr:Cooper_Lake_(microprocessor) dbr:Corsair_Gaming dbr:Cpu_cache dbr:Matrix_multiplication_algorithm dbr:Meltdown_(security_vulnerability) dbr:Memory_latency dbr:Rust_(programming_language) dbr:SGI_Indy dbr:Gekko_(microprocessor) dbr:General-purpose_computing_on_graphics_processing_units dbr:Geode_(processor) dbr:VIA_Nano dbr:Speedup dbr:System_requirements dbr:Wait_state dbr:Unrolled_linked_list dbr:Pseudo-LRU dbr:Runahead dbr:Transputer dbr:R10000 dbr:R3000 dbr:R4200 dbr:R5000 dbr:RAD750 dbr:Clipper_architecture dbr:Coffee_Lake dbr:Emotion_Engine dbr:Glossary_of_computer_hardware_terms dbr:Glossary_of_engineering:_M–Z dbr:Goldmont_Plus dbr:GotoBLAS dbr:Graphics_Core_Next dbr:Bounding_interval_hierarchy dbr:Branch_predictor dbr:Modified_Harvard_architecture dbr:MonetDB dbr:Montecito_(processor) dbr:Moore's_law dbr:Motorola_68000_series dbr:Multithreading_(computer_architecture) dbr:NCUBE dbr:Conroe_(microprocessor) dbr:Context_switch dbr:Cooley–Tukey_FFT_algorithm dbr:LGA_1356 dbr:Socket_AM1 dbr:Millicode dbr:Apple_A8 dbr:Apple_IIc dbr:Apple_silicon dbr:List_of_AMD_Athlon_64_processors dbr:List_of_AMD_Phenom_processors dbr:MIPS_architecture_processors dbr:MOSFET_applications dbr:MacBook_Pro_(Intel-based) dbr:Mac_Mini dbr:Machine_Check_Architecture dbr:Macintosh_IIci dbr:Macintosh_IIfx dbr:Macintosh_IIx dbr:Macintosh_Quadra_605 dbr:Bobcat_(microarchitecture) dbr:BogoMips dbr:Cache-oblivious_algorithm dbr:Cache_(computing) dbr:Cache_coherence dbr:Cache_coloring dbr:Cache_hierarchy dbr:Cache_inclusion_policy dbr:Cache_on_a_stick dbr:Cache_performance_measurement_and_metric dbr:Cache_placement_policies dbr:Cache_pollution dbr:Sieve_of_Eratosthenes dbr:Skylake_(microarchitecture) dbr:Smart_Cache dbr:Smart_cache dbr:Stack_machine dbr:Static_random-access_memory dbr:StrongARM dbr:Clock_rate dbr:Common_Firmware_Environment dbr:Communication-avoiding_algorithm dbr:Comparison_of_ARM_cores dbr:Computer_architecture dbr:Computer_data_storage dbr:Computer_engineering_compendium dbr:Computer_memory dbr:Computer_security_compromised_by_hardware_failure dbr:Zen_(first_generation) dbr:Zen_4 dbr:Zero_ASIC dbr:Front-side_bus dbr:Hardware_acceleration dbr:Microarchitecture dbr:Overhead_(computing) dbr:PIPT dbr:Page_attribute_table dbr:Parallel_computing dbr:Parity_bit dbr:Pentium_OverDrive dbr:Performance_tuning dbr:Phenom_II dbr:Plug_and_play dbr:Power_Processing_Element dbr:Prefetch_input_queue dbr:Macintosh_Performa dbr:Magnetoresistive_RAM dbr:Strassen_algorithm dbr:Stride_of_an_array dbr:Translation_lookaside_buffer dbr:MediaGX dbr:Microkernel dbr:Power_Mac_G4 dbr:System_resource dbr:Zilog_Z380 dbr:Byte dbr:CDC_6600 dbr:CPU_Cache dbr:Address_space dbr:Celeron dbr:Cell_(microprocessor) dbr:Thrashing_(computer_science) dbr:Timsort dbr:Tremont_(microarchitecture) dbr:Data-oriented_design dbr:Data_corruption dbr:Data_in_use dbr:Database_engine dbr:WDC_65C816 dbr:WarpOS dbr:Weak_heap dbr:Westmere_(microarchitecture) dbr:WinChip dbr:GameCube_technical_specifications dbr:Garbage_collection_(computer_science) dbr:HITAC_S-810 dbr:Latency_oriented_processor_architecture dbr:Leaky_abstraction dbr:Linked_list dbr:List_of_AMD_CPU_microarchitectures dbr:List_of_AMD_FX_processors dbr:List_of_ARM_processors dbr:Locality_of_reference dbr:Logical_address dbr:Microarchitecture_simulation dbr:Mini-Cartridge dbr:Minimig dbr:Nintendo_64_technical_specifications dbr:R8000 dbr:AMD_K6-III dbr:ARM_architecture_family dbr:ASCI_Red dbr:ATI_Rage_series dbr:DEC_Alpha dbr:Data_structure_alignment dbr:DragonFly_BSD dbr:Dreamcast dbr:EMac dbr:Alpha_21064 dbr:Alpha_21164 dbr:Alpha_21264 dbr:Alpha_21364 dbr:AltiVec dbr:Am386 dbr:Am486 dbr:Am5x86 dbr:Espresso_(microprocessor) dbr:Exponential_Technology dbr:Flat_memory_model dbr:Fortran dbr:Barrel_processor dbr:Nimble_Storage dbr:Non-uniform_memory_access dbr:Nord-10 dbr:P6_(microarchitecture) dbr:PCI_configuration_space dbr:PDP-10 dbr:PS/2E dbr:Packard_Bell_Statesman dbr:Centaur_Technology dbr:Central_processing_unit dbr:Dinero_(cache_simulator) dbr:Direct_memory_access dbr:Dirty_bit dbr:False_sharing dbr:Floorplan_(microelectronics) dbr:Goldmont dbr:Graphics_processing_unit dbr:Judy_array dbr:Kentsfield_(microprocessor) dbr:Kilobyte dbr:Machine_code dbr:Multi-core_processor dbr:Software_incompatibility dbr:Thermal_cutoff dbr:List_of_Intel_Core_i9_processors dbr:List_of_Intel_Pentium_4_processors dbr:List_of_Intel_Pentium_III_processors dbr:List_of_Intel_Xeon_processors_(Comet_Lake-based)
is rdfs:seeAlso of dbr:Translation_lookaside_buffer dbr:Swap_(computer_programming)
is foaf:primaryTopic of wikipedia-en:CPU_cache