weblio英語例文検索 (original) (raw)
q2を含む例文一覧と使い方
該当件数 : 1820件
＜前へ 1 2 .... 10 11 12 13 14 15 16 17 18 .... 36 37 次へ＞
例文
A transistor Q1 and a transistor Q2 are connected in series to a power line F taken out from a secondary side of a transformer T, and a transistor Q3 controlling on/off of the transistor Q2 and a microcomputer M controlling on/off of the transistor Q3 are provided.例文帳に追加
トランスＴの二次側から取り出される電源ラインＦに、トランジスタＱ１とトランジスタＱ２を直列に接続し、トランジスタＱ２のＯＮ／ＯＦＦを制御するトランジスタＱ３と、このトランジスタＱ３のＯＮ／ＯＦＦを制御するマイクロコンピュータＭとを設ける。 - 特許庁
Furthermore, a power factor improving circuit having switching diodes D1, D2, an inductor L10, a switching element Q2 and a clamp capacitor C3 for regenerating the switching output current obtained in the primary winding N1 of the power isolation transformer PIT as power is provided.例文帳に追加
また、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1に得られるスイッチング出力電流を電力として回生するためのスイッチングダイオードＤ1、スイッチングダイオードD2、インダクタL10、スイッチング素子Q2及びクランプ用コンデンサC3を有する力率改善回路を備える。 - 特許庁
This circuit is provided with a reference voltage generation stage 1 composed by serially connecting a depletion type MOS transistor Q1 and an enhancement type MOS transistor Q2 and makes the electric potential at the junction of the transistors Q1 and Q2 to Vin and outputting the electric potential.例文帳に追加
デプレッション型ＭＯＳトランジスタＱ１とエンハンスメント型ＭＯＳトランジスタＱ２が直列に接続されてなる基準電圧発生段１が設けられており、ＭＯＳトランジスタＱ１，Ｑ２の接続点の電位をＶinとして出力段３に出力している。 - 特許庁
A circuit CTR controls so as to make the timing of turning almost equal on a switching element Q2 and another switching element Q3 arranged at the diagonal position to the one Q2, when a load output is lowered so that 'on' time of the switching element Q3 is shortened.例文帳に追加
制御回路ＣＴＲは、負荷出力を低下させる場合、スイッチング素子Ｑ２と、スイッチング素子Ｑ２の対角位置にあるスイッチング素子Ｑ３とのオンのタイミングを略等しくし、スイッチング素子Ｑ３のオン時間を短くすることで行なうように制御する。 - 特許庁
例文
The control circuit 12 operates the constant-voltage circuit 11 and turns off the MOS transistor Q2 at the time of charging the battery 1, and stops the operation of the constant-voltage circuit 11 and turns on the MOS transistor Q2 at the time of discharging the battery 1.例文帳に追加
制御回路１２は、バッテリ１の充電時には、定電圧回路１１を動作させるとともにＭＯＳトランジスタＱ２をオフ状態にさせ、バッテリ１の放電時には、定電圧回路１１の動作を停止させるとともにＭＯＳトランジスタＱ２をオン状態にさせる。 - 特許庁
例文
A control circuit 5 prevents the simultaneous turning on of the switching elements Q1 and Q2 by detecting the period when the regenerative current flows, based on the voltage polarity arising in the detected winding ns of a transformer T1, and keeping the switching element Q2 off during the period when the regenerative current flows.例文帳に追加
制御回路５はトランスＴ１の検出巻線ｎｓに生じる電圧極性に基づいて回生電流が流れる期間を検出し、回生電流が流れる期間にはスイッチング素子Ｑ２をオフに保つようにすることで、スイッチング素子Ｑ１、Ｑ２の同時オンを防止する。 - 特許庁
In the case power supply service has been interrupted since a normal use time, transistors Q2, Q3 do not start oscillation immediately because electric current gradually flows to the base of the transistor Q2 by a series circuit of a diode 3 and a capacitor C3.例文帳に追加
本実施形態によれば、常用時から停電となった場合に、ダイオード３及びコンデンサＣ４の直列回路によって、トランジスタＱ２のベースに電流が序々に流れることで、トランジスタＱ２、Ｑ３は直ぐ発振を開始しない。 - 特許庁
Therefore, the influences of the stray capacitances C2 produced between the conductive shield plate M for radiation noise reduction and switching elements Q1 and Q2 can be prevented, and the switching element Q2 can be supplied with sufficient drive voltage, and this contributes to the enhancement of efficiency.例文帳に追加
このため、輻射ノイズ低減用の導電性シールド板Ｍとスイッチング素子Ｑ１，Ｑ２との間に生じる浮遊容量Ｃ２の影響を抑え、スイッチング素子Ｑ２に充分な駆動電圧を与えることができて効率の向上が図れる。 - 特許庁
Electric energy stored in the transformer T2 by alternate on/off operation of FETs Q1, Q2 of the pulse width control unit 10 is transmitted to the rectifying smoothing circuit 11 by flyback operation, when the FET Q1 is turned off and the FET Q2 is turned on.例文帳に追加
パルス幅制御部１０のＦＥＴＱ１，Ｑ２の交互のオン、オフ動作によりトランスＴ２に蓄えられた電流エネルギーは、ＦＥＴＱ１がオフ、ＦＥＴＱ２がオンとなったときにフライバック動作により整流平滑回路１１に伝達される。 - 特許庁
例文
The ECU 3(4) includes: a driving element Q1(Q2) for supplying an electric current to the B/C2; a current limiting resistor R1(R2) connected to the Q1(Q2) in series and limiting a load current; and a bypass circuit 5(6) capable of short-circuiting the resistor R1(R2).例文帳に追加
ＥＣＵ３（４）は、Ｂ／Ｃ２に電流供給する駆動素子Ｑ１（Ｑ２）と、Ｑ１（Ｑ２）と直列に接続され負荷電流を制限する電流制限用の抵抗Ｒ１（Ｒ２）と、抵抗Ｒ１（Ｒ２）を短絡することが可能なバイパス回路５（６）を備える。 - 特許庁
例文
The base of a switching transistor Q1 is connected to a trigger input terminal 3 via a trigger supply circuit comprising a parallel circuit of a resistor R3 and a capacitor C3, and the main current passage of a control transistor Q2 is connected between the base and a ground of the switching transistor Q2.例文帳に追加
スイッチングトランジスタＱ１のベースを抵抗Ｒ３とコンデンサＣ３の並列回路からなるトリガ供給回路を介してトリガ入力端子３に接続し、スイッチングトランジスタＱ１のベースとアースとの間に制御トランジスタＱ２の主電流路を接続する。 - 特許庁
The waterproof panel unit 50C for the corner is installed along the corner of the external floor on an execution field, and the upstanding sections 32 are fixed along waist walls Q1, Q2 while the waist walls Q1, Q2 are covered with the waterproof sheets 3 and the corner cover 81.例文帳に追加
この出入隅用防水パネルユニット５０Ｃを施工現場で外部床の出入隅に沿って設置し、立ち上がり部２２を腰壁Ｑ１，Ｑ２に沿って固定するとともに、防水シート３及び出入隅カバー８１で腰壁Ｑ１，Ｑ２を被覆する。 - 特許庁
A booster circuit 2 is composed of a series circuit of switching element Q1, Q2 connected between the output terminals of a rectified current smoothing circuit 1 and a multiplier circuit 2c connected between the both ends of the low side switching element Q2, and a load circuit 3 is connected between the output terminals of the booster circuit 2.例文帳に追加
昇圧回路２は、整流平滑回路１の出力端子間に接続されたスイッチング素子Ｑ１，Ｑ２の直列回路と、ローサイドのスイッチング素子Ｑ２の両端間に接続された逓倍回路２ｃとで構成され、昇圧回路２の出力端子間には負荷回路３が接続されている。 - 特許庁
General formula (I) is Q1-SP1-X1-MG-X2-SP2-Q2 (wherein, Q1 and Q2 are a polymerizable group; SP1 and SP2 are a spacer group; X1 and X2 are a coupler and MG is mesogenic group).例文帳に追加
一般式(I)：Q1-SP1-X1-MG-X2-SP2-Q2（式中、Q1及びQ2は重合性基、SP1及びSP2はスペーサー基、X1及びX2は連結基、MGはメソゲン基を表す。）（２，４，６位に-L_1-R_1-L_2-R_2又は-NHR基であり、少なくとも一つは-NHRである。ここで、L_1及びL_2は単結合又は二価の連結基を表し、R_1又はR_2は各々独立に水素原子又は置換基を表す。Rは重合性基を有する基を表す。） - 特許庁
Between the source terminal S and a ground terminal, the serial circuit of resistors R4 and R5 is connected, the node of the resistors R4 and R5 is connected to the base of a transistor Q2, the emitter of the transistor Q2 is grounded and the collector is connected through a resistor R6 to a power source VDD.例文帳に追加
ソース端子Ｓと接地端の間には、抵抗Ｒ４，Ｒ５の直列回路が接続され、抵抗Ｒ４，Ｒ５の接続点がトランジスタＱ２のベースに接続され、同トランジスタＱ２のエミッタは接地され、コレクタは、電源ＶＤＤに抵抗Ｒ６を介して接続されている。 - 特許庁
When setting a switching signal VPT at L and VPTN at H, each drain of transistors Q1, Q3 is connected, each drain of transistors Q2, Q4 is connected, a gate of the transistor Q1 is connected to an output terminal 14, and the voltage VIN is applied to a gate of the transistor Q2.例文帳に追加
切替信号ＶＰＴをＬ、ＶＰＴＮをＨに設定すると、トランジスタＱ１とＱ３のドレイン同士、トランジスタＱ２とＱ４のドレイン同士が接続され、トランジスタＱ１のゲートが出力端子１４に接続され、トランジスタＱ２のゲートに電圧ＶINが印加される。 - 特許庁
An output buffer circuit 10 is constituted of a totem pole circuit obtained by cascade-connecting two Nch MOS transistors Q1, Q2, and a node (VOUT) of the two MOS transistors Q1, Q2 is connected to a data electrode C0 of a display cell.例文帳に追加
出力バッファ回路１０は、２つのＮｃｈＭＯＳトランジスタＱ１、Ｑ２を縦続接続したトーテムポール回路で構成され、２つのＭＯＳトランジスタの接続点（ＶＯＵＴ）を表示セルのデータ電極Ｃ０に接続する。 - 特許庁
The use of a pn junction formula on the pnp transistors Q1, Q2 yields, as an inverse proportion relation, characteristics between an input voltage VIN to the non-inverting input terminal of an operational amplifier OPAamp and the collector current Ib of the pnp transistor Q2.例文帳に追加
ｐｎｐトランジスタＱ１，Ｑ２に関するｐｎジャンクションの式を利用して、演算増幅器ＯＰＡｍｐの非反転入力端子への入力電圧ＶＩＮとｐｎｐトランジスタＱ２のコレクタ電流Ｉｂとの間の特性を反比例関係とすることができる。 - 特許庁
The high frequency signal is mixed with the local oscillation signal in the TR Q2 and the TR Q2 provides the mixed signal of a frequency (f1±f2) to the bases of TRs Q8, Q9 configuring an output amplifier section and differential signals (OUT, OUTX) are extracted from the collectors of the TRs Q8, Q9.例文帳に追加
トランジスタＱ２で局部発振信号と混合されて周波数（ｆ１±ｆ２）の混合信号が出力アンプ部を構成するトランジスタＱ８、Ｑ９のベースに供給され、各トランジスタＱ８、Ｑ９のコレクタから差動信号（ＯＵＴ、ＯＵＴＸ）として取り出せる。 - 特許庁
A rush current is suppressed in condition that the on-resistance of FETs Q1 and Q2 is increased by limiting the electrical continuity of the FETs Q1 and Q2 provided in an input line by detecting the rush current with a resistor R1 thereby turning on a transistor T1 at occurrence of a rush current.例文帳に追加
突入電流の発生時には、抵抗Ｒ_1 で突入電流を検出することでトランジスタＴ_1 をＯＮさせて、入力ラインに設けたＦＥＴＱ_1 ・Ｑ_2 の導通を制限することにより、ＦＥＴＱ_1 ・Ｑ_2 のｏｎ抵抗を増大させた状態で突入電流を抑制する。 - 特許庁
Moreover, between both ends of the first capacitor C1, a series circuit consisting of a first switching element Q1 and a second switching element Q2 is connected, and between both ends of the second switching element Q2, a series circuit, consisting of a choke coil L and a second capacitor C2, is connected.例文帳に追加
また、第１のコンデンサＣ１の両端間に、第１のスイッチング素子Ｑ１と第２のスイッチング素子Ｑ２との直列回路を接続し、第２のスイッチング素子Ｑ２の両端間に、チョークコイルＬと第２のコンデンサＣ２との直列回路を接続する。 - 特許庁
While the transistor Q1 is in switching action at high frequency, a resonance current flows in a resonance inductor L1, so that a voltage is induced in a detecting coil L2 magnetically coupled to the resonance transistor L1, to turn on a transistor Q2 so as to cause the current to bypass the trigger capacitor C6 to avoid charging.例文帳に追加
トランジスタQ1が高周波でスイッチング動作している間は、共振用インダクタL1に共振電流が流れているため、共振用インダクタL1に磁気的に結合された検出巻線L2に電圧を誘起し、トランジスタQ2をオンすることによりトリガ用コンデンサC6をバイパスし充電させない。 - 特許庁
A high frequency signal with a frequency f1 and a local oscillation signal with a frequency f2 are applied to the bases of the TRs Q1, Q2 and the high frequency signal of the frequency f2 outputted from the TR Q1 is fed to the base of the TR Q2 via a capacitor C2.例文帳に追加
トランジスタＱ１、Ｑ２のベースに周波数ｆ１の高周波信号、周波数ｆ２の局部発振信号を印加することにより、トランジスタＱ１から出力される周波数ｆ２の高周波信号は、コンデンサＣ２を介してトランジスタＱ２のベースに供給される。 - 特許庁
When the supply voltage becomes lower than that of a logic circuit 26, a capacitor C3 or the back electromotive force is utilized for pulling up the gate input of the ground-side output transistors Q2, Q4, and the brakes are applied to the rotation of the motor by turning on the ground-side output transistors Q2, Q4.例文帳に追加
電源電圧がロジック回路２６の駆動電圧を下回った場合は、コンデンサＣ３もしくは逆起電力を利用してグランド側出力トランジスタＱ２，Ｑ４のゲート入力をプルアップし、グランド側出力トランジスタＱ２，Ｑ４をオンすることでモータの回転にブレーキをかける。 - 特許庁
A connection between the emitters of transistors Q2, Q3 for driving a driving circuit 4 is connected to the base of a switching transistor Q1, and a connection between the bases of the transistors Q2, Q3 is connected to a pulse output terminal PO of a control circuit 3.例文帳に追加
駆動回路４の駆動用トランジスタＱ２、Ｑ３のエミッタ同士の共通接続点をスイッチングトランジスタＱ１のベースに接続し、ベース同士の共通接続点を制御回路３のパルス出力端子ＰＯに接続する。 - 特許庁
Both ends of a 'V-shaped' steel material R1 are joined to one shape steel material Q1 of a space U for constituting at least opposed two sides of shape steel materials Q1 and Q2, and both ends of an 'inverse V-shaped' steel material R2 are joined to the other shape steel material Q2.例文帳に追加
少なくとも対向する２辺を型鋼材Ｑ１・Ｑ２で構成した空間Ｕの一方の型鋼材Ｑ１に「く字形」の鋼材Ｒ１の両端を接合し、他方の型鋼材Ｑ２に「逆く字形」の鋼材Ｒ２の両端を接合する。 - 特許庁
A light emitting diode LED does not generate light, a timer circuit 33 measures a constant by switching off a photo-transistor Q2, a control driving circuit 25 controls a lamp current at a relatively high current, and after a certain time has elapsed, the control driving circuit 25 lowers it down to a further lower current by changing the frequency of a means of lighting.例文帳に追加
発光ダイオードLED1は発光せず、フォトトランジスタQ2をオフしてタイマ回路33は所定を計測し、制御ドライブ回路25は比較的高い電流にランプ電流を制御し、時間が経過すると、制御ドライブ回路25は点灯手段の周波数を変化させてさらに低い電流に低下させる。 - 特許庁
The drive frame 34 guides the third lens frame 35 from the insertion position Q1 to the retreat position Q2 by the drive projection 34e, and the third lens frame 35 moves in a Y-axis direction while rotating relative to the fixed frame 33 in such a state that it is positioned at the retreat position Q2.例文帳に追加
駆動枠３４は、駆動突起３４ｅにより第３レンズ枠３５を挿入位置Ｑ１から退避位置Ｑ２へ導き、第３レンズ枠３５が退避位置Ｑ２に位置する状態で固定枠３３に対して回転しながらＹ軸方向へ移動する。 - 特許庁
Between a connecting point of the switching elements Q1 and Q2, and a connecting point of the switching elements Q3 and Q4, a load circuit R containing a high-pressure electric discharge lamp La, is connected, and between direct-current output terminals of a rectifying circuit DB is connected through inductor L1 to between the both ends of the switching element Q2.例文帳に追加
スイッチング素子Ｑ１，Ｑ２の接続点とスイッチング素子Ｑ３，Ｑ４の接続点との間には高圧放電灯Ｌａを含む負荷回路Ｒが接続され、スイッチング素子Ｑ２の両端間にはインダクタＬ１を介して整流回路ＤＢの直流出力端子間が接続される。 - 特許庁
When the power is made, the transistor Q2 is turned on, and at this time the charge current of the smoothing capacitor C1 flows into the primary winding of the driving transformer CT, so that turning on and off of the transistors Q1 and Q2 are started without waiting for the voltage rise of the smoothing capacitor C1.例文帳に追加
電源が投入されると、トランジスタＱ２がオンになり、このとき平滑コンデンサＣ１の充電電流が駆動トランスＣＴの１次巻線に流れるから、平滑コンデンサＣ１の電圧上昇を待たずにトランジスタＱ１，Ｑ２のオンオフが開始される。 - 特許庁
The active noise blocking circuit 1 which is a voltage conversion circuit is operated so as to supply only a DC current from a power source line in the direction of the logic elements Q1 and Q2 and is operated so as to block a high frequency current from the side of the elements Q1 and Q2 to a power source side.例文帳に追加
電圧変換回路である能動ノイズ阻止回路１は、電源ラインから論理素子Ｑ１，Ｑ２方向へＤＣ電流のみを供給するように動作し、素子：Ｑ１，Ｑ２側から電源側への高周波電流は阻止するように動作させる。 - 特許庁
A start voltage clamp circuit 5d detects a clamp voltage from a secondary winding L1a connected electromagnetically to an inductor L1 for resonance, and extracts a gate voltage of the switching element Q2 when a lamp voltage comes to a prescribed upper limit or more, so as to stop self-excited oscillation of the switching elements Q1, Q2.例文帳に追加
始動電圧クランプ回路５ｄは、共振用のインダクタＬ１に磁気結合された二次巻線Ｌ１ａからランプ電圧を検出しており、ランプ電圧が所定の上限値以上になると、スイッチング素子Ｑ２のゲート電圧を引き抜き、スイッチング素子Ｑ１，Ｑ２の自励発振を停止させる。 - 特許庁
Specifically, the drive control unit 100 can switch between a case where the first and second power semiconductor elements Q1, Q2 are simultaneously turned on and a case where one of the first and second power semiconductor elements Q1, Q2 is turned on first and thereafter the other thereof is turned on, in response to the ON instruction.例文帳に追加
具体的には、駆動制御部１００は、オン指令に対して、第１および第２の電力用半導体素子Ｑ１，Ｑ２を同時にオン状態にする場合と、第１および第２の電力用半導体素子Ｑ１，Ｑ２の一方をオン状態にした後に他方をオン状態にする場合とに切替え可能である。 - 特許庁
When a correlation value A between the upper object image Q1 and the reversed image Q2' is a threshold th1 or more, it is determined that the lower object image Q2 is taken by reflecting an object by a wet road surface, and only the upper object image Q1 is recognized as an obstacle.例文帳に追加
これにより、２台のステレオカメラを必要とせずに１台のカメラを設けるだけで、また１台のカメラで撮像した画像に簡単な演算処理を施すだけで、濡れた路面の反射の影響を除去して障害物を精度良く認識することができる。 - 特許庁
When the fluorescent lamps FL1, FL2 are lighted, an electric current value flowing to the electric field effect transistor Q2 is detected by an electric current detecting resistance R1 to be controlled so that the electric current value becomes constant, and the phase is adjusted so as to become different from when the fluorescent lamps FL1, FL2 are activated.例文帳に追加
蛍光ランプFL1 ，FL2 が点灯すると、電流検出抵抗R1により電界効果トランジスタQ2に流れる電流値を検出して、電流値が一定になるように制御し、位相を蛍光ランプFL1 ，FL2 の始動時とは異ならせて調整する。 - 特許庁
A secondary side power supply circuit P2 of a power supply circuit 1 having the power transformer T1 is provided with FETs Q1 and Q2 for on-off controlling currents flowing in the secondary main coils W21 and W22 respectively, and on-off control circuits 31 and 32 on-off controlling the FETs Q1 and Q2 respectively.例文帳に追加
電源トランスＴ１を備える電源回路１の二次側電源回路Ｐ２には、二次主巻線Ｗ２１，Ｗ２２を流れる電流をそれぞれオンオフするためのＦＥＴ Ｑ１，Ｑ２と、ＦＥＴ Ｑ１，Ｑ２のオンオフをそれぞれ制御するオンオフ制御回路３１，３２とが設けられる。 - 特許庁
Then, difference voltage between emitter voltage of the transistor Q3 and emitter voltage of the transistor Q2 is taken out as output voltage and the logarithmic amplifier without depending on the base current amplification factors β of bipolar transistors Q2, Q3 at all is realized.例文帳に追加
そして、トランジスタＱ３のエミッタ電圧と、トランジスタＱ２のエミッタ電圧との差分の電圧を出力電圧として取り出すようにし、バイポーラトランジスタＱ２，Ｑ３のベース電流増幅率βに全く依存しない対数増幅器を実現するようにした。 - 特許庁
This drive circuit is equipped with a first circuit which includes a switch element Q1 and a rectifying diode D1 connected in series, a second circuit which includes a switch element Q2 and a rectifying element D2 connected in series, an inductive element L, and a control circuit 42 which controls the switch elements Q1 and Q2.例文帳に追加
直列に接続されたスイッチ素子Ｑ１と整流素子Ｄ１とを含む第１回路と、直列に接続されたスイッチ素子Ｑ２と整流素子Ｄ２とを含む第２回路と、誘導性素子Ｌと、スイッチ素子Ｄ１，Ｄ２を制御する制御回路４２とを備える。 - 特許庁
An indoor water vapor amount Q2 is calculated and an outdoor temperature Tam is detected and when the indoor water vapor amount Q2 exceeds a saturated water vapor amount Q3 to the outdoor temperature Tam, the defogger is operated to prevent fog on the inner side of the window glass.例文帳に追加
室内の水蒸気量Ｑ２を算出するとともに室外の温度Ｔamを検出し、室内の水蒸気量Ｑ２が室外温度Ｔamに対する飽和水蒸気量Ｑ３を超えているときに、デフォッガーを作動させて窓ガラス内側の曇りを防止する。 - 特許庁
A control circuit 4 transmits control signals to a driving circuit 3 for turning on the electric field effect transistor Q2 while the transistor Q1 is off, so that the electric field effect transistor Q2 may not be synchronously turned on when the transistor Q1 is on.例文帳に追加
制御回路４は駆動回路３に制御信号を送出し、トランジスタＱ１がオンのときに電界効果トランジスタＱ２が同時にオンにならないように、トランジスタＱ１のオフ期間中に電界効果トランジスタＱ２をオンにする。 - 特許庁
A pair of differential input transistors Q1, Q2 include a transconductance function for converting a differential input voltage applied to the respective input terminals Vinp, Vinm into a differential current, and drain currents I1, I2 of the respective transistors Q1, Q2 become the differential currents.例文帳に追加
一対の差動入力トランジスタＱ１，Ｑ２は、各入力端子Ｖinp，Ｖinmに印加された差動入力電圧を差動電流に変換するトランスコンダクタンス機能を有し、各トランジスタＱ１，Ｑ２のドレイン電流Ｉ１，Ｉ２が差動電流となる。 - 特許庁
The control circuit 1 alternately turns on and off the first and second switching elements Q1, Q2 with a pulse output, controls the on-duty of the second switching element Q2 so as to keep it small and to restrict its maximum on-duty by sensing its voltage or current.例文帳に追加
制御回路１は、パルス出力で第一、第二スイッチング素子Ｑ_２を交互にオンオフさせ、電圧又は電流を検出して、第二スイッチング素子Ｑ_２のオンデューティが小さく制御され、最大オンデューティが制限される。 - 特許庁
The lighting device comprises an abnormality detection means 4 that detects a loading abnormality by the variation of a phase between the neutral point voltage of a neutral point A between both the switching elements Q1, Q2 and the gate drive voltage of a gate drive line B of one switching element Q2.例文帳に追加
両スイッチング素子Ｑ１，Ｑ２間の中性点Ａの中性点電圧と、一方のスイッチング素子Ｑ２のゲート駆動ラインＢのゲート駆動電圧との位相の変化により負荷異常を検出する異常検出手段４を備えている。 - 特許庁
A rectification synchronizing circuit 3 outputs a switching signal synchronized with switching of the FET Q2 to an FET Q3 through a transformer T3, and the FET Q3 causes a current to flow in synchronization with switching of the FET Q2, and performs rectification.例文帳に追加
整流同期回路３は、ＦＥＴＱ２のスイッチングに同期したスイッチング信号をトランスＴ３を介してＦＥＴＱ３に出力し、ＦＥＴＱ３は、ＦＥＴＱ２のスイッチングに同期して電流を通電し整流を行う。 - 特許庁
When turning off the auxiliary semiconductor device Q2, as current does not flow across DC output terminals of a full-wave rectifier circuit 4 and the capacitor C1 does not charge, the triac Q1 holds off-state and power is not supplied from a commercial AC voltage source e to the load 1.例文帳に追加
補助半導体スイッチング素子Q2をオフすると、全波整流回路４の直流出力端子間に電流が流れず、コンデンサC1を充電しないため、トライアックQ1はオフ状態を維持し、商用交流電源ｅから負荷１に電力を供給しない。 - 特許庁
The semiconductor device includes: a high breakdown voltage, high Gm transistor Q1 and a low breakdown voltage, low Gm transistor Q2 connected in series between nodes N1, N2; and a low breakdown voltage, high Gm transistor Q3 connected in parallel with the transistor Q2.例文帳に追加
この半導体装置は、ノードＮ１，Ｎ２間に直列接続された高耐圧、高ＧｍのトランジスタＱ１および低耐圧、低ＧｍのトランジスタＱ２と、トランジスタＱ２に並列接続された低耐圧、高ＧｍのトランジスタＱ３とを含む。 - 特許庁
When a discharge lamp LP comes in an emission-less state and a voltage between both ends of the capacitor 8 becomes higher than a reference voltage V2, the OFF of the switching element Q2 is quickened to increase operation frequency of the switching elements Q1, Q2.例文帳に追加
すなわち、カレントトランスＣＴの出力によりコンデンサＣ８を充電し、放電灯ＬＰがエミレス状態になり、コンデンサＣ８の両端電圧が基準電圧Ｖ２よりも高くなると、スイッチング素子Ｑ２のオフを早めてスイッチング素子Ｑ１、Ｑ２の動作周波数を高くする。 - 特許庁
The base of the control transistor Q2 is connected to the junction between a choke coil L1 and an output capacitor C2 through the series circuit of a diode D2 and a resistor R5, and a diode D3 is connected between the base and the emitter of the control transistor Q2.例文帳に追加
制御トランジスタＱ２のベースをダイオードＤ２と抵抗Ｒ５の直列回路を介してチョークコイルＬ１と出力コンデンサＣ２の接続点に接続し、制御トランジスタＱ２のベース、エミッタ間にダイオードＤ３を接続する。 - 特許庁
A time constant of an RC integration circuit 131 is set so that the base voltage of the transistor Q2 will rise to the voltage that brings the transistor Q2 to an ON state in about one second after the output voltage of the power source device 1 switches from a standby voltage to a rated voltage.例文帳に追加
ＲＣ積分回路１３１の時定数は、電源装置１の出力電圧が待機電圧から定格電圧になった時点からトランジスタＱ２がＯＮ状態になる電圧までトランジスタＱ２のベースの電圧が上昇するのに約１秒間かかるように設定されている。 - 特許庁
例文
If a short circuit fault is generated in a transistor Q2 which constitutes a boosting converter 12, a short circuit current Is is generated which flows through a route including the transistor Q2 in which the short circuit fault is generated, in addition to a precharge current Ipr, during prechrage operation.例文帳に追加
昇圧コンバータ１２を構成するトランジスタＱ２に短絡故障が発生していると、プリチャージ動作中において、プリチャージ電流Ｉｐｒに加えて、短絡故障の発生しているトランジスタＱ２を含む経路を流れる短絡電流Ｉｓが生じる。 - 特許庁