weblio英語例文検索 (original) (raw)
the first levelの部分一致の例文一覧と使い方
該当件数 : 3417件
＜前へ 1 2 .... 58 59 60 61 62 63 64 65 66 .... 68 69 次へ＞
例文
We study, for instance, how many SMEs are first level transaction enterprises which sell directly to listed enterprises, and how prevalent are SMEs which are expanding their inter-enterprise network of suppliers and customers endpoints in the context of the transaction patterns of the entire manufacturing industry.例文帳に追加
製造業全体の取引構造の中で、何社の中小企業が上場企業に直接販売する1次取引企業になっているのか、複数の仕入先・販売先を持つなど企業間のネットワークを広く構築している中小企業はどの程度存在しているのか、などについて調べる。 - 経済産業省
The first change is that increasingly sophisticated needs for human resources makes it very difficult, especially for people with low academic background or little vocational training, to find employment. Accordingly, enhancement of the general academic level of such people should be the primary target of vocational education and training policies.例文帳に追加
一つは人材ニーズが高度化していますので、特に低学歴層、あるいは訓練をあまり受けていない人たちの雇用は非常に難しくなるという状況が生まれており、そういう人たちの全体の底上げが第一の職業訓練政策のターゲットとなります。 - 厚生労働省
(Price Trends)During 2004, domestic corporate goods prices increased for the first time in seven years, while consumer prices remained at the same level as in 2003. With the exception of perishable food, there was a slightly declining tone, with a mildly deflationary trend overall.例文帳に追加
（物価の動向）2004年の物価は、国内企業物価が７年ぶりの前年比上昇となった。 また、消費者物価は2003年と同水準となったが、生鮮食品を除く総合でみると前年比で小幅な下落基調が続いており、物価の動向を総合してみると緩やかなデフレ状況にある。 - 厚生労働省
A cost information processor is provided with a storage part for storing execution budget information, first actual cost information, cost classification item information and reserve configuration level information; and a control part for generating second actual cost information based on the cost classification item information, the reserve configuration level information and first actual cost information, and for comparably outputting the execution budget information and the second actual cost information.例文帳に追加
本発明の原価情報処理装置は、実行予算情報、第１の実際原価情報、原価分類品目情報及び引当構成レベル情報を記憶した記憶部と、原価分類品目情報、引当構成レベル情報及び第１の実際原価情報に基づいて第２の実際原価情報を作成し、実行予算情報と第２の実際原価情報を比較可能に出力する制御部、とを有することを特徴とする。 - 特許庁
例文
In a module 1, a first metal gate space information is obtained from a virtual metal gate space information and a metal gate space information retrieved from the layout data of the macro cell, a breach of the metal gate antenna standard for an upper level layout data of the macro cell is determined by using the first metal gate space information.例文帳に追加
モジュール１において、仮想的なメタル・ゲート面積情報と、マクロセルのレイアウトデータから抽出されたメタル・ゲート面積情報とから第１のメタル・ゲート面積情報を求め、第１のメタル・ゲート面積情報を用いて、マクロセルの上位レベルレイアウトデータでのメタル・ゲートアンテナ基準違反の判定を行う。 - 特許庁
例文
In the timing of level transition of a first main switching signal S11 when the first period voltage Vsaw1 becomes equal with the main reference voltage Vmain, a second period voltage generating circuit 76 starts a second monotonous change period during which a voltage value of a second period voltage Vsaw2 monotonously increases from 0 that is an initial value toward the voltage value of the main reference voltage Vmain.例文帳に追加
第２周期電圧生成回路７６は、第１周期電圧Ｖｓａｗ１がメイン基準電圧Ｖｍａｉｎと等しくなったときの第１メイン切替信号Ｓ１１のレベル遷移を契機として、第２周期電圧Ｖｓａｗ２の電圧値が初期値である０からメイン基準電圧Ｖｍａｉｎの電圧値に向かって単調に増加する第２単調変化期間を開始する。 - 特許庁
When the latch signal DTL is a high level, output terminals of the first and the second inverter circuits 6, 8 are short- circuited by third and fourth MOSFET 34, 36, also, the first and the second inverter circuits 6, 8 are separated from a power source and a ground by fifth to eighth MOSFET 38, 40, 42, 44.例文帳に追加
ラッチ信号ＤＴＬがハイレベルのときは、第３および第４のＭＯＳＦＥＴ３４、３６により第１および第２のインバータ回路６、８の出力端子は短絡され、また、第１および第２のインバータ回路６、８は、第５ないし第８のＭＯＳＦＥＴ３８、４０、４２、４４により電源およびグランドから分離される。 - 特許庁
This output buffer has a pull-up element for pulling up an output terminal to first power supply voltage at the time of turn-on, and a pull-down element for pulling down the output terminal to second power supply voltage that is at a level lower than the first power supply voltage at the time of the turn-on.例文帳に追加
出力バッファは、ターンオン時に出力端子を第１電源電圧にプルアップするためのプルアップ素子(MPU)と、ターンオン時に出力端子を第１電源電圧より低いレベルの第２電源電圧にプルダウンするためのプルダウン素子(MPD)と、待機モードではプルアップ素子及び、プルダウン素子(MPD)をターンオフ状態に維持して出力端子をハイインピーダンス状態に維持する。 - 特許庁
By arranging each first drum member 10 on the outside in the radial direction of each second drum member 20, each reinforcement member HB is arranged in each second concave part 10b of each first drum member 10, so that the inner liner member IL and each reinforcement member HB can be molded cylindrically to prevent the occurrence of a level difference between the peripheral surfaces of both members.例文帳に追加
また、各第１ドラム部材１０を各第２ドラム部材２０よりも径方向外側に配置することにより、各補強部材ＨＢが各第１ドラム部材１０の各第２凹状部１０ｂ内に配置され、インナーライナー部材ＩＬと各補強部材ＨＢとを互いの外周面の間に段差が生じないように筒状に成形することができる。 - 特許庁
例文
A ground conductor 24, a power supply conductor 25, first and second detection conductors 26 and 27 are arranged in parallel; an opening 24P is formed in the ground conductor 24, and a recessed part whose surface lies at a low level is formed on the periphery of the opening 24P on the side of the power supply conductor 25 and first and second detection conductors 26 and 27.例文帳に追加
グランド導体２４と、電源導体２５と、第１、第２検出導体２６、２７とを並列配置すると共に、グランド導体２４に開口部２４Ｐを形成し、この開口部２４Ｐの周部のうち、電源導体２５と第１、第２検出導体２６、２７との側に表面が低レベルとなる凹部を形成する。 - 特許庁
例文
The nonvolatile memory circuit is configured to comprise: a plurality of memory cells 10-13 having first terminals, second terminals and control terminals; a level shift circuit 2 for applying voltages of predetermined levels to the first terminals of the plurality of nonvolatile memory cells; and a plurality of switching transistors 40-43 respectively arranged on the second terminals of the plurality of nonvolatile memory cells.例文帳に追加
第１の端子、第２の端子および制御端子を有する複数の不揮発性メモリセル１０〜１３と、該複数の不揮発性メモリセルの第１の端子に対して所定レベルの電圧を印加するレベルシフト回路２と、前記複数の不揮発性メモリセルの第２の端子にそれぞれ設けられた複数のスイッチ用トランジスタ４０〜４３とを備えるように構成する。 - 特許庁
When the input Vi is at low level, a first switching element 23a is turned off and a second switch element 23a is turned on by turning on a first off-control element 24a and a second current control element 25b, and the input capacitance Cin of the inverter circuit 20 by the size of the discharge current, in response to a second control voltage Vc2.例文帳に追加
一方、入力Ｖｉがロウレベルの時は、第１オフ制御素子２４ａ，第２電流制御素子２５ｂがオンすることにより、第１スイッチ素子２３ａがオフ、第２スイッチ素子２３ｂがオンして、第２制御電圧Ｖc2に応じた大きさの放電電流によりインバータ回路２０の入力容量Ｃinが放電される。 - 特許庁
The control signal SET rises to an H level and diode-connects the first transistor QM at periods capable of maintaining a voltage at a node N5 at the voltage VDDA, to bring a voltage at a node N2 to a threshold voltage Vth of the first transistor QM and bring the supply voltage VDDA to Vth+Vc (Vc is a constant voltage).例文帳に追加
ノードＮ５の電圧が電圧ＶＤＤＡを維持出来る周期で制御信号ＳＥＴがＨレベルに立ち上がり、第１トランジスタＱＭはダイオード接続され、ノードＮ２の電圧は第１トランジスタＱＭの閾値電圧Ｖｔｈになり、電源電圧ＶＤＤＡはＶｔｈ＋Ｖｃ（Ｖｃは定電圧）となる。 - 特許庁
The control section performs control so that one of a first amount of charge and a second amount of charge that differ mutually is performed to the first capacitor according to the level of an input signal, thus controlling the amplification mode at the output section (≈ suitably outputting an output signal having two kinds of wave height values).例文帳に追加
前記制御部は、入力信号のレベルに応じて、前記第１コンデンサに、相異なる第１又は第２充電量のいずれか一方の充電が行われるような制御を行うことによって、前記出力部における増幅態様を制御する（≒２種の波高値をもつ出力信号を適宜に出力する。）。 - 特許庁
Threshold voltages of the first and second pass gate transistors are set, to supply subthreshold currents to the first and second pull-down transistors, if a memory cell is not accessed, so that the conductive terminal of the pull-down transistor to be turned off is maintained at a voltage level corresponding to the logical high voltage.例文帳に追加
第一及び第二パスゲートトランジスタのスレッシュホールド電圧は、ターンオフされるプルダウントランジスタの導通端子が論理高電圧に対応する電圧レベルに維持されるようにメモリセルがアクセスされていない場合に第一及び第二プルダウントランジスタへサブスレッシュホールド電流が供給されるようなものである。 - 特許庁
The level shift circuit has first and second N type MOS transistors whose gates are driven by the predriver circuit, wherein an anode is connected to drains of the first or second N type MOS transistor to which the gate of the high-side transistor is not connected, and a cathode is further provided with a diode connected to an output terminal.例文帳に追加
レベルシフト回路は、プリドライバ回路によりゲートが駆動される第１及び第２のＮ型ＭＯＳトランジスタを有し、アノードがハイサイドトランジスタのゲートが接続されていない第１又は第２のＮ型ＭＯＳトランジスタのドレインに接続され、カソードが出力端子に接続されているダイオードを更に備えている。 - 特許庁
The resetting circuit is a circuit for initializing the internal clock of a semiconductor memory device, and provided with an external voltage detector for detecting the level of an external voltage to generate a first resetting signal, and a second resetting signal generator for generating a second resetting signal by subjecting a predetermined external signal applied from the outside and the first resetting signal to a logical operation.例文帳に追加
本発明のリセット回路は、半導体メモリ装置の内部回路を初期化するための回路であって、外部電圧のレベルを検出して第１リセット信号を発生させる外部電圧検出器及び外部から印加される所定の外部信号と第１リセット信号とを論理演算して第２リセット信号を発生させる第２リセット信号発生器を備える。 - 特許庁
A carrier passing through a miniband included in a conductive band of a first multiquantum well comes into collision with a minigap 13 having an energy level higher than that of a barrier layer of a second multiquantum well arranged at the side lower than the first multiquantum well to transit to the minigap included in the conductive band of the second multiquantum well for light emission.例文帳に追加
第１の多重量子井戸の伝導帯に含まれるミニバンド内を透過したキャリアが、第１の多重量子井戸よりも下位側に配設された第２の多重量子井戸の障壁層のエネルギー準位よりも高いエネルギー準位にあるミニギャップ１３に衝突し、第２の多重量子井戸の伝導帯に含まれるミニギャップに遷移して発光する。 - 特許庁
The switching regulator maintains an output voltage at an almost fixed level by using a first comparator that compares a power supply voltage with an output voltage of the switching regulator, a triangular-wave forming circuit that changes the magnitude of amplitude of a triangular wave in accordance with an output signal of the first comparator, and a triangular wave generated by the triangular-wave forming circuit.例文帳に追加
本発明の一態様に係るスイッチングレギュレータは、電源電圧とスイッチングレギュレータの出力電圧とを比較する第１コンパレータと、前記第１コンパレータの出力信号に応じて、三角波の振幅の大きさを変化させる三角波形成回路と、前記三角波形成回路で発生された三角波を用いて、前記出力電圧を略一定に保持する。 - 特許庁
The rotational speed sensor including a rotation direction detection function includes a comparator 42 for detecting a rotation direction for comparing a level of an output pulse outputted from a second comparator 39 at a point in time of a rising edge of an output pulse signal obtained from a first comparator 31 with a level of an output pulse outputted from the second comparator 39 at a point in time of a trailing edge of an output pulse signal obtained from the first comparator 31.例文帳に追加
本発明の回転方向検出機能付き回転数センサは、第１の比較器３１から得られる出力パルス信号の立ち上がりエッジ時点での第２の比較器３９から出力される出力パルスレベルと、第１の比較器３１から得られる出力パルス信号の立ち下がりエッジ時点での第２の比較器３９から出力される出力パルスレベルとを比較する回転方向検出用比較器４２を設ける構成としたものである。 - 特許庁
A rotation frequency sensor having a rotation direction detection function of this invention comprises a rotation direction detection comparator that compares an output pulse level that is output from a second comparator 37 at a rising edge point of an output pulse signal obtained from a first comparator 36 with an output pulse level that is output from the second comparator 37 at a falling edge point of the output pulse signal obtained from the first comparator 36.例文帳に追加
本発明の回転方向検出機能付き回転数センサは、第１の比較器３６から得られる出力パルス信号の立ち上がりエッジ時点での第２の比較器３７から出力される出力パルスレベルと、第１の比較器３６から得られる出力パルス信号の立ち下がりエッジ時点での第２の比較器３７から出力される出力パルスレベルとを比較する回転方向検出用比較器を設ける構成としたものである。 - 特許庁
Concerning internal reviews of audit plans and auditor’s opinions, each firm has established a layered structure system where the review task is first assigned to a representative partner or other partner who has not been assigned to the audit team under review, and subsequently or as necessary, forwarded to an upper-level reviewing group comprised of two or more members. 例文帳に追加
各法人ともに、監査計画、監査意見の審査については、審査を受ける監査チームに属していない他の代表社員又は社員が審査担当者となって審査を行い、その後あるいは必要に応じて、合議制の上級審査組織による審査に付す重層的な体制を設けている。 - 金融庁
In evaluating internal controls, management should first assess internal controls that have a material impact on overall consolidated financial reporting and, based on the results, assess the internal control incorporated into business processes (“process-level controls” hereinafter). 例文帳に追加
経営者は、内部統制の評価に当たって、連結ベースでの財務報告全体に重要な影響を及ぼす内部統制の評価を行った上で、その結果を踏まえて、業務プロセスに組み込まれ一体となって遂行される内部統制（以下「業務プロセスに係る内部統制」という。）を評価しなければならない。 - 金融庁
A net list of a target electronic circuit, operation rate A given to input terminals of each macro cell and probabilities P of a high level of the input terminals, and a truth table of the macro cell are read in from first to third databases 1 to 3.例文帳に追加
第１、第２、第３のデータベース１〜３から、対象となる電子回路のネットリストと、各マクロセルの入力端子に与えられる動作率Ａと入力端子がハイレベルである確率Ｐと、該マクロセルの真理値表を読み込む。 - 特許庁
To provide packet scheduling techniques for prioritizing packets in the first generation (1X) evolution data optimized (EV-DO) network or similar networks that do not provide quality of service (QoS) support at the media access control (MAC) level.例文帳に追加
メディアアクセス制御（ＭＡＣ）レベルにおいてサービス品質（ＱｏＳ）サポートを提供しない、第１世代（１Ｘ）エボリューションデータオプティマイズド（ＥＶ−ＤＯ）ネットワーク又は類似のネットワークにおいて、パケットに優先度を付けるパケットスケジューリング技術を提供する。 - 特許庁
The multi-thread processor includes an execution pipeline and a thread control unit controlling the execution pipeline to execute media processing related program code as a first thread and a system level program code as a second thread.例文帳に追加
このマルチスレッドプロセッサは、実行パイプラインと、この実行パイプラインを制御して、第１のスレッドとしてメディア処理に関係したプログラムコードを実行し、第２のスレッドとしてシステムレベルプログラムコードを実行するスレッド制御ユニットと、を含む。 - 特許庁
There is provided a multicistronic retroviral vector genome comprising a first nucleotide sequence upstream of an internal regulatory element, such that the level of genomic RNA available for packaging in the absence of rev, or a functional equivalent thereof, is increased.例文帳に追加
ｒｅｖの不在下でパッケージングに利用可能なゲノムＲＮＡ又はその機能的等価物のレベルが増大するように、内部調節エレメントの上流に第１のヌクレオチド配列を含むマルチシストロン性レトロウイルスベクターゲノム。 - 特許庁
To provide a method of manufacturing an array type semiconductor device at the wafer level wherein a conductive paste is applied to both ends of a semiconductor chip to form electrodes instead of bonding a metal plate to the first principal plane of a semiconductor wafer.例文帳に追加
半導体ウェハの第一主面に金属板を接着させることなく半導体チップの両端に導電性ペーストを塗布する事によって電極を設置し、アレイ型半導体装置をウェハレベルで製造する方法を提供すること。 - 特許庁
The brake lining includes a first friction synthetic material containing at least one of a solid high-positive friction modifier and a solid ultrahigh- positive friction modifier 12 generating the frictional level required for stopping a train between a wheel tread and a rail track.例文帳に追加
ブレーキライニングは、車輪踏み面とレール軌道との間に列車を停止させるために必要な摩擦レベルを生じる固体高度正摩擦改質剤及び固形超高度正摩擦改質剤の少なくとも一方を含有する第１摩擦合成材料を含む。 - 特許庁
First to n-th sound generating channels 2-1 to 2-n of a sound source device are made up of sound generating channels for every sound component and the sound volume level of each sound component is dynamically controlled by varying the coefficients to be multiplied with each sound component waveform in real time.例文帳に追加
音源装置の第１〜第ｎの発音チャンネル２−１〜２−ｎは、音成分毎の発音チャンネルからなり、各音成分波形に乗算する係数をリアルタイムに変えることにより、各音成分の音量レベルが動的に制御される。 - 特許庁
The first and/or second predetermined thresholds may be associated with various parameters associated with the node, such as latency, throughput, data rate, spectral efficiency, carrier-to-interference ratio, interference-over-thermal level, etc.例文帳に追加
第１および／または第２のあらかじめ決定されたしきい値は、レイテンシ、スループット、データレート、スペクトル効率、キャリア対干渉比、干渉オーバーサーマルレベルなど、ノードに関連する様々なパラメータに関連づけられることができる。 - 特許庁
In the first extraction processing (S100) and the second extraction processing (S200), musical sound signals (left-channel signals and right-channel signals) meeting respective conditions are extracted as extraction signals by condition being set (by condition including a set of frequency, localization and maximum level).例文帳に追加
ここで、第１取り出し処理（Ｓ１００）および第２取り出し処理（Ｓ２００）は、設定された各条件毎に（周波数、定位および最大レベルが一組となった条件毎に）、各々の条件を満たす楽音信号を（左チャンネル信号および右チャンネル信号を）、抽出信号として抽出する。 - 特許庁
When the remaining amount of treating agent is less than a predetermined value (the first level amount) (S31:Yes), a part (a part where prevention of ink blur and ink seep, etc., are regarded as important) of an image to be formed on each sheet is extracted as a specific image portion (S33).例文帳に追加
処理液の残量が所定値（第１レベル使用量）未満となった場合（Ｓ３１：ＹＥＳ）、用紙上に形成される画像の一部（裏抜けや滲み等の防止が重要視される部分）を特定画像部分として抽出する（Ｓ３３）。 - 特許庁
The power supply receptacle comprises a resistance element 2 for detecting a circuit current through an electric circuit; first to third comparing circuits for judging a detected current level in three stage thresholds; an LED 18 for emitting light of two colors of green and red; and driving circuits 10, 20 for the LED.例文帳に追加
電路４に介在させた電路電流を検出する抵抗素子２と、検出した電流レベルを３段階の閾値で判断する第１〜第３の比較回路と、緑と赤の２色発光するＬＥＤ１８と、その駆動回路１０，２０を設けた。 - 特許庁
A plurality of base stations area divided into some groups, a base station belonging to the first group is started (step S2), and a base station belonging to a succeeding group is started (step S6) on the condition that a load imposed onto a controller reaches a setting level or below ('YES' in step S5).例文帳に追加
複数の基地局を幾つかのグループに分割し、最初のグループに属する基地局を起動し（ステップＳ２）、制御装置に係る負荷が設定レベル以下になったことを条件として（ステップＳ５で「ＹＥＳ」）、次のグループに属する基地局を起動する（ステップＳ６）。 - 特許庁
To solve the problem where the upper-limit of variable wavelength characteristics is limited since a conventional variable-wavelength semiconductor laser has a small total loss of a resonator and oscillates with a small threshold gain (first quantum level) and hence has a gain spectrum of only several tens to approximately 100 nm in terms of a wavelength region.例文帳に追加
従来の波長可変半導体レーザは共振器の全損失が小さく、低い閾値利得（第一量子準位）で発振するので、波長領域で見れば、数１０から約１００ｎｍ程度までの利得スペクトルにしかならず、波長可変特性の上限値が制限されている。 - 特許庁
This organic light emitting diode device is characterized in placing the light emissive layer (LEL) including a host and stabilizer between an anode and a cathode, having the stabilizer including five or more condensed rings, and expressing a first triplet energy level of less than 130 kJ mol.例文帳に追加
アノードとカソードとの間に、ホスト及び安定剤を含有する発光層（LEL）を配置して成り、該安定剤が、縮合環を５個以上含有し、かつ、１３０kJ/モル未満の第１三重項エネルギーレベルを示すことを特徴とする有機発光ダイオードデバイス。 - 特許庁
The damping device 50 is composed by installing a sliding bearing 52, which dampens external force by sliding first when the external force beyond a fixed level is inputted, and an oil damper 51 for generating damping force corresponding to a displacement amount in parallel.例文帳に追加
制震装置５０は、一定以上の外力が入力された際にはじめて摺動して当該外力を減衰する滑り支承５２と、変位量に応じた減衰力を発生させるオイルダンパ５１とを並列的に設置することにより構成される。 - 特許庁
In an inertial phase (period α), the output torque of the MG2 is limited so as not to exceed a first limit value TLIM1 to be determined according to a shift progress level PRG and a second limit value TLIM2 to be determined according to margin number of revolutions NEmgn.例文帳に追加
イナーシャ相（期間α）では、変速進行度ＰＲＧに応じて決定される第１制限値ＴＬＩＭ１、および余裕回転数ＮＥｍｇｎに応じて決定される第２制限値ＴＬＩＭ２を超えないように、ＭＧ２の出力トルクが制限される。 - 特許庁
A level detecting circuit 22 starts from 5 V at the time of start of erasing, and finish of applying an erasure pulse of a first time is discriminated by a compared result of input voltage Vrpin for the regulator circuit 27 having large voltage amplitude of approximately 6 V or more and reference voltage Vref of 11 V.例文帳に追加
レベル検知回路２２は、消去開始において５Ｖからスタートして約６Ｖ以上の大きな電圧振幅を取るレギュレータ回路２７への入力電圧Ｖrpinと１１Ｖの参照電圧Ｖrefとの比較結果で、１回目の消去パルス印加終了を判定している。 - 特許庁
The abnormal voltage determining section 18, if an output voltage signal level detected by the output voltage detection resistor 7 is more than a predetermined first threshold or less than a predetermined second threshold, determines output voltage abnormality and stops operation of a DC/DC conversion section 3.例文帳に追加
異常電圧判定部１８は、出力電圧検出抵抗７により検出される出力電圧信号レベルが、所定の第１閾値を超える場合、または所定の第２閾値未満となる場合は、出力電圧異常としてＤＣ／ＤＣ変換部３の動作を停止する。 - 特許庁
The semiconductor device 10 has such a structure that a first shield line 26 and a second shield line 35 connected with a reference potential electrode 23 are provided around a metal wire 30 having characteristic impedance which can be kept at a substantially constant level at the time of signal transmission.例文帳に追加
半導体装置１０は、基準電位電極２３に接続された第１シールド配線２６と第２シールド配線３５とが金属配線３０の周囲に設けられた構造を有し、信号伝送時の金属配線の特性インピーダンスをほぼ一定に維持することができる。 - 特許庁
A float valve 70 of a pump unit includes: a float 72 vertically moving according to a liquid level height in a gas-liquid separation chamber 36; a support rod 74 for supporting the float 72; and a first valve portion 76 and a second valve portion 78 that are connected with the support rod 74.例文帳に追加
ポンプユニットのフロート弁７０は、気液分離室３６の液面高さに応じて上下動するフロート７２と、フロート７２を支持する支持棒７４と、支持棒７４に連結された第１の弁部７６、第２の弁部７８とを有する。 - 特許庁
A first data center ensures that a specified level of performance of an application is maintained subsequent to migration of the application by a migration request document that specifies network requirements, server requirements, and storage requirements for the application that is migrated.例文帳に追加
第１のデータセンタは、そのマイグレーションされるアプリケーションのためのネットワーク要件、サーバ要件、およびストレージ要件を指定するマイグレーション要求文書によって、マイグレーション後にアプリケーションの指定されたパフォーマンスレベルが維持されることを保証する。 - 特許庁
Since a bias addition part 30 supplies bias of a minute level so that a value remaining in the first integrator 21a of a ΔΣ modulator 20 is suppressed to a value within a prescribed range, noise at the time of silence in high-order ΔΣ modulation is removed.例文帳に追加
また、バイアス付加部３０がΔΣ変調器２０の第１の積分器２１ａに残留する値を所定範囲内の値に抑制するよう微小レベルのバイアスＢｉａｓを供給するので、高次のΔΣ変調における無音時ノイズを除去する。 - 特許庁
In a microprocessor 2 of a control unit 1, when a power is applied, a level of a port P2 for discriminating a type is first confirmed after setting a port P1 for control and the port P2 for discriminating the type in an input port respectively.例文帳に追加
コントロールユニット１のマイクロプロセッサ２では電源が投入されると制御用ポートＰ１並びに品種判別用ポートＰ２をそれぞれ入力ポートに設定した後、最初に品種判別用ポートＰ２のレベルを確認する。 - 特許庁
A signal corresponding to a phase difference of a 1st phase locked loop (L11) is supplied to a power supply line (PS) as an operating power supply voltage for a first oscillation circuit (O11) and the level on the power supply line is supplied as an operating power supply voltage for an oscillation circuit (21) of a 2nd phase locked loop.例文帳に追加
第１の位相ロックループ（Ｌ１１）の位相差に応じた信号を第１の発振回路（Ｏ１１）に対する動作電源電圧として電源供給線（ＰＳ）に供給し、この電源供給線上の電位を、第２の位相ロックループの発振回路（Ｏ２１）の動作電源電圧として供給する。 - 特許庁
A thread tension device 1 includes: a thread tension spring 4 having spring force for biasing a second thread tension disc 32 toward a first thread tension disc 31 to adjust thread tension; and a movable body 5 movable in a spring force adjustment direction for adjusting the spring force level of the thread tension spring 4.例文帳に追加
ミシン糸調子装置１は、第２糸調子皿３２を第１糸調子皿３１に向けて付勢させて糸張力を調整させるバネ力を有する糸調子バネ４と、糸調子バネ４のバネ力の強弱の度合を調整させるバネ力調整方向に沿って移動可能な可動体５とをもつ。 - 特許庁
According to an embodiment, a wireless communication device supports at least a second wireless communication system between a first wireless communication system requiring that a wireless medium is determined to be busy when a reception level is equal to or higher than the minimum reception sensitivity of a physical system, and the second wireless communication system.例文帳に追加
実施形態によれば、無線通信装置は、受信レベルが物理方式の最小受信感度以上であるときに無線媒体をビジーと判定することが要求される第１の無線通信方式と、第２の無線通信方式とのうち少なくとも第２の無線通信方式をサポートする。 - 特許庁
例文
A power supply circuit is controlled such that a high level current is output during a first arc period Ta1 that is an initial period of an arc period continuing after a short-circuit period, and an arc current corresponding to a welding voltage subjected to constant voltage control is output during a second arc period Ta2 that is the latter period of the arc period.例文帳に追加
短絡期間の後に続くアーク期間の初期の第１アーク期間Ｔａ１にハイレベル電流が出力され、アーク期間の後期の第２アーク期間Ｔａ２に定電圧制御された溶接電圧に対応したアーク電流が出力されるように、電源回路が制御される。 - 特許庁